最新网络MII接口与详解.docxVIP

精品文档 精品文档 PAGE PAGE #欢迎下载 硬件部分 1 Mil 接口 简介： Mil是英文Medium In depe nde nt In terface 的缩写，翻译成中文是介质独立接口” ， 该接口一般应用于 MAC层和PHY层之间的以太网数据传输，也可叫数据接口。 ( MAC与PHY 间的管理接口一般是 MDIO Mil 接口的类型有很多， 常用的有 Mil、RMII、SMII、SSMII、SSSMII、GMII、RGMII、 SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。下面对它们进行——介绍。 MII 接口 TXDTransmit Data)[3:0] :数据发送信号，共 4根信号线； RXDReceive Data)[3:0] :数据接收信号，共 4根信号线； TX_ERTransmit Error): 发送数据错误提示信号，同步于 TX_CLK高电平有效，表 示TX_ER有效期内传输的数据无效。对于 10Mbps速率下，TX_ER不起作用； RX_ERReceive Error): 接收数据错误提示信号，同步于 RX_CLK高电平有效，表示 RX_ER有效期内传输的数据无效。对于 10Mbps速率下，RX_EF不起作用； TX_EN(Tra nsmit En able):发送使能信号，只有在 TX_EN有效期内传的数据才有效； RX_DV(Reveive Data Valid):接收数据有效信号，作用类型于发送通道的 TX_EN TX_CLK发送参考时钟，100Mbps速率下，时钟频率为 25MHz 10Mbps速率下，时钟频 率为2.5MHz。注意，TX_CLK寸钟的方向是从 PHY侧指向MAC侧的，因此此时钟是由 PHY提 供的。 RX_CLK接收数据参考时钟，100Mbps速率下，时钟频率为 25MHz 10Mbps速率下，时 钟频率为2.5MHz。RX_CLK也是由PHY侧提供的。 CRS Carrier Sense ，载波侦测信号，不需要同步于参考时钟，只要有数据传输， CRS 就有效，另外，CRS只有PHY在半双工模式下有效； COL Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有 PHY在半双工 模式下有效。 MII接口一共有16根线。 RMII 接口 RMII即Reduced Mil，是Mil的简化板，连线数量由 Mil的16根减少为8根。 TXD[1:0]:数据发送信号线，数据位宽为 2,是Mil接口的一半； RXD[1:0]:数据接收信号线，数据位宽为 2,是Mil接口的一半； TX_EN(Transmit Enable):数据发送使能信号，与 Mil接口中的该信号线功能一样； RX_ER(Receive Error):数据接收错误提示信号，与 Mil接口中的该信号线功能一样； CLK_REF是由外部时钟源提供的 50MHz参考时钟，与 Mil接口不同，Mil接口中的接 收时钟和发送时钟是分开的，而且都是由 PHY芯片提供给MAC芯片的。这里需要注意的是， 由于数据接收时钟是由外部晶振提供而不是由载波信号提取的，所以在 PHY层芯片内的数 据接收部分需要设计一个 FIFO，用来协调两个不同的时钟，在发送接收的数据时提供缓冲。 PHY层芯片的发送部分则不需要 FiFO，它直接将接收到的数据发送到 MAC就可以了。 CRS_DV此信号是由 Mil接口中的RX_D\和CRS两个信号合并而成。当介质不空闲时， CRS_DV^ RE_CLK相异步的方式给出。当 CRS比 RX_DV早结束时(即载波消失而队列中还有 数据要传输时)，就会出现CRS_DV在半位元组的边界以 25MHz/2.5MHz的频率在0、1之间的 来回切换。因此， MAC能够从 CRS_DV中精确的恢复出 RX_DV和CRS 在100Mbps速率时，TX/RX每个时钟周期采样一个数据； 在10Mbps速率时，TX/RX每隔 10个周期采样一个数据，因而 TX/RX数据需要在数据线上保留 10个周期，相当于一个数据 发送10次。 当PHY 当PHY层芯片收到有效的载波信号后， CRS. 数据，则它会发送出全 0的数据给MAC然后当 是“ 101010 ”交叉的前导码，当数据中出现“ MAC芯片检测到这一变化，从而开始接收数据。 当外部载波信号消失后，CRS_D\会变为无效, 在下一周期又会变为有效，然后再无效再有效，直到 中如果出现无效的载波信号或者无效的数据编码， 收出错。 SMil 接口 DVt号变为有效，此时如果 FIFO中还没有 FIFO中填入有效的数据帧，数据帧的开头 01”的比特时，代表正式数据传输开始， 但如果FIFO中还有数据要发送时，CRS_DVF