史上最全面的pcb总结_pcb设计技术100问.pdfVIP

C PC 10 史上最全面的CPB 总结，CPB 设计技术100问 PCB 1、如何选择 B PCB板材？ 选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需 求包 含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频 率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频 率 时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。 就电气而言，要注意介电常数(dielectricconstant)和介质损在所设计的频率是 否合用。 2 2、如何避免高频干扰？ 避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰 (Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunttraces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 3、在高速设计中，如何解决信号的完整性问题？ 信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和 u im d ce) ( e output impedance)，走线的特性阻抗，负载端的特性，走线的 输出阻抗( p y) t min i (topology) (termination) 拓朴(toppologyy))架构等。解决的方式是靠端接(ttermmiinnatiion)与调整走线的 拓朴。 4、差分布线方式是如何实现的？ 差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间 距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式 有两 种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相 邻两层(over-under)。一般以前者side-by-side 实现的方式较多。 5、对于只有一个输出端的时钟信号线，如何实现差分布线？ 要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个 输出端的时钟信号是无法使用差分布线的。 6 6、接收端差分线对之间可否加一匹配电阻？ 接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品 质会好些。 7、为何差分对的布线要靠近且平行？ 对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会 影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参 数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就 会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 8 8、如何处理实际布线中的一些理论 的问题 1. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有 (returning (returning 分割的地方(moat), 还有不要让电源和信号的回流电流路径 r r g r enr h current path)变太大。 2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain 与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guardtraces可能也无法完全隔离干扰。而且离的太远, 地平面上的噪声也会 影响正反馈振荡电路。 所以,一定要将晶振和芯片的距离进可能靠近。 3. 确实高速布线与EMI的要求有很多 。但基本原则是因EMI所加的电阻 电容或ferrite bead, 造成信号的一些电气特性不符合规范。 所以, 最好 先用安排走线和PCB叠层的技巧来解决或减少EMI的问