2021FPGA电子秒表计时器verilog实验报告.docxVIP

华中科技大学 《电子线路设计、测试与实验》实验报告 实验名称： 用EDA技术设计多功能数字钟 院（系）： 电子信息与通信学院 专业班级: 姓名： 学号： 时间： 地点： 实验成绩: 指导教师: 2018年3 月27 日 .实验任务及要求 基本要求：电子秒表 1） 可计时的范围0.00s~99.99s （显示用七段数码管，显示小数点） 2） 能够暂停，能够在计时结束使用灯光或者声音报警提示。 提高要求：PWM波产生器 1）可输出占空比按10%递进的PWM波 （示波器测量查看）。 实验条件 实验板：Nexys4 DDR 实验软件：ISE14.7,ModelSim 预习要求 NEXYS 4 DDR开