m进制计数器设计.docxVIP

第三节 M （任意）进制计数器设计 计数器是组成数字逻辑电路系统的基本功能部件。通过本课题的学习，要求学会用中 规模计数器设计M进制计数器的方法，用组合逻辑电路产生复位、置位等控制信号的方法。 掌握基本数字电路安装与调试技术，为设计装调复杂的数字系统打下基础。 一、M进制异步计数器的设计方法 异步计数器的特点是各级触发器的时钟脉冲不完全相同，一般是用前级出发器的输出 作为后级触发器的输入时钟脉冲。一个模为 M的计数器可以通过一个模为 N （NM ）的计 数器来获得。使 N进制计数器在顺序计数过程中跳过（ N-M ）个状态。实现这种跳变的方 法有复位法和置位法。 1.复位法 利用复位法获得任意模数 M的方法是：在 M个时钟脉冲的作用下，把计数到 M时所 有触发器输出状态为“ 1”的输出端链接到一个与非门的输入端，再用这个与非门的输出去 控制计数器的直接清楚除 （清“ 0”）端，在第M个时钟脉冲作用时使计数器回到 “ 0”状态， 从而获得模数为 M的计数器。其设计步骤如下： 由下式求出所需计数器 N （NM ）内的触发器的级数 n 2n-1 前 （ 5-3-1 ） 列出模为M的计数器的二进制代码计数时序表。 把计数到M时的Q= “ 1 ”的触发器的输出端连接到一个与非门的输入端（有些集 成电路计数器入 74LS90、74LS92、74LS93等芯片的内部已经设置了这个与非门及 其输入端如 Ro（1）、Ro（2）等）。 把与非门的输出连至计数器的复位输入端。 例1:用74LS90设计一个M=6 （8421码）的异步计数器。 解：M=6计数器的级数时序表如表 5.3.1所示。由74LS90的复位/计数功能表5.2.3可 知，控制端 R9（ 1）R9（2）=00, Ro（ 1）Ro（2）=00时，74LS90为计数状态。因为当计数器计到 M=6时，Qb=Qc=1，所以将Qb、Qc接到由两级与非门1D、2D组成的控制电路的输入端以 满足R°（ 1）R0 （2）=11时，74LS90复位，连接电路如图 5.3.1所示。计数器的稳定状态只有 6 个，即0, 1, 2, 3, 4, 5，故称为模 M=6的计数器。状态 6QdQcQbQa=0110存在的时间很 短，因为此状态一旦出现后又立即使计数器复位而脱离此状态， 所以状态6仅用来产生更复 位信号。 图5.3.2 （a）所示的连接电路也可以获得如表 5.3.1所示的M=6的计数器。因为当 表5.3.1 M=6计数时序表 ft S 3-1^-8计H ft S 3-1 ^-8计H时序輾 图￡3.】 连接电略 QbQc=11 时，Ro（i）=Qb=1, Ro（2）=Qc=1，由 74LS90 的功能表 523 可知，Ro（ 1）Ro（ 2）=11 时计数器复位，返回到“ 0”状态，从而实现 M=6的计数。但是，由于 Qb从“ 0”变到“ 1” 状态后又立即从“ 1 ”返回“ 0”状态，因而产生一个尖峰脉冲，如图 5.2.3（ b）所示。此尖 峰脉冲可能使逻辑系统产生误动作， 使用时需要注意。对于图5.3.1所示的M=6的连接电路， 由于增加了两级与非门，延迟了复位脉冲的传输时间，因此可以清楚上述尖峰脉冲的干扰。 Q*jn_n_H_r Q*jn_n_H_r CPi.3.3賈位提快得时的井■■到后计数器复位，返回到 CP i.3.3賈位提快得时的井■■ 到后计数器复位，返回到 0”状态。这样 Qd的输出脉冲为时钟脉冲的 6分频，分频器的 （t） b） 图Af-6计敕窈的连接图与谀形（**-6卄翹器连楼图b）M-6的權感掛 2、置位法 利用置位法获得任意模数 M的方法是：将在（M-1 ）个时钟脉冲时触发器输出为“ 1 ” 的输出端连接到与非门的输入端， 时钟脉冲经反相后也连接到这个与非门的输入端， 再由与 非门的输出脉冲将触发器置于“ 1”状态，在下一个时钟脉冲来到后，各级触发器将置为全 “ 0 ”状态。这样计数器的输出将不再有规则的二进制代码，因此译码比较困难。所以置位 法大多只用来设计模数为 M的分频器。其设计步骤与复位法基本相同。 例2:用74LS90设计一个M=6的分频器。 解：采用置位法。将（M-1 ）状态（即5）时, 计数器输出为“ 1 ”的输出端Qa, Qc分别与 相连接，如图5.3.3所示。当计数器的状态 QdQcQbQa=0101 时，由于 R9（ 1、R9（2）=11, 74LS90为置位状态，则计数器立即被置为 ” 9” , QdQcQbQa=1001时，下一个时钟脉冲来 状态如表5.3.2所示。 3?异步计数器的级联 异步计数器的级联比较简单，将低位计数器的最大计数输出脉冲作为高位计数器的时 钟脉冲即可。图 5.3.4为采用3片74LS90构成的异步计数器电路，计数器的模 M=1