数字ic后端笔试面试题库.docx

I.简述数字IC设计流程 阐述下数字后端如何选择工艺节点(process node),如何选择metal stack(比如是选用1P7M还是1P8M)? 如何做好floorplan?大概阐述下做floorplan的步骤？如何qualify floorplan? 当design中memory特别多，多到已经无法全部摆放在boundary的周 请问是否可以把memory摆放在core区域，为什么？这样做的利弊分 别是什么？ 5?如何规划powerplan?衡量powerplan好坏的指标有哪些？ 6.影响标准单元延迟的因素有哪些？ net delay是否可以为负值？为什 么？如果可以为负值，请解释原因。 7.请阐述placement这个步骤的作用,干什么的？ placement这步包含哪 些子步骤？ 在placement阶段，针对时钟clock和reset等信号，是否需要额外特 殊处理？为什么？ placement后，如果发现timing violation比较大，应该如何debug?应 该从哪些方面着手分析？ placement阶段优化timing的方法，策略有哪些？ 11.如何 qualify —个 placement 结果？ 12. placement阶段是否需要设置clock uncertainty?如果需要，应该设多少 值？ 13?何为congestion?如果design中