微型计算机的存储器接口技术.ppt

第五章 微型计算机存储器接口技术;5.1 存储器概述; 1.半导体存储器的分类 a. 双极型存储器; b. MOS型存储器 2.按存取方式分类 （1）随机存取存储器RAM a. 静态RAM b. 动态RAM ;（2）只读存储器ROM;闪存：Flash Memory;3.按在微机系统中位置分类 ;1.存储容量 存储容量是指存储器所能存储二进制数码的数量， 存储容量=存储字数(存储单元数) ×存储字长(每单元的比特数) 例如，某存储芯片的容量为1024×4，即该芯片有1024个存储单元，每个单元4位代码。 2.存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，也称为访问时间。 存取速度也可用存取周期或数据传输速率来描述.;3.功耗和体积 功耗通常是指每个存储元消耗功率的大小，单位为微瓦/位（μW/位）或者毫瓦/位（mW/位） 体积和功耗越小越好. 4.可靠性 可靠性一般是指对电磁场及温度变化等的抗干扰能力，一般平均无故障时间为数千小时以上。 ;三、内存的基本组成;① 地址译码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 ② 控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 ③ 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。 ;一、静态RAM; 常用的SRAM芯片有: Intel公司生产的2114、2128、6116、6264、62256等。 如HY6116，HM62256，HM628128,等等 容量:1K×4, 1K×8, 2K×8, K×8,…512K×8 现以2114芯片为例对SRAM的芯片特性和接口方法进行介绍。;A5;2. 内部结构;? A0~A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址； ? RAS：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址； ? CAS：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时应保持为低电平)； ?WE ： 写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。 ? DIN：数据输入引脚； ?DOUT：数据输出引脚； ? VDD：十5V电源引脚； ? Css：地； ? N/C：未用引脚 ;2. Intel 2164的内部结构;2.接口方法 DRAM控制器一般由如下部分组成： ① 地址多路开关： 由于要向DRAM芯片分时送出行地址和列地址，所以必须具有多路开关，把来自CPU的地址变成行地址和列地址分两次送出。 ② 刷新定时器： 用来定时提供刷新请求。 ③ 刷新地址计数器： 提供刷新的地址，每刷新一行，计数器自动加1，全部行刷新一遍后自动归零，重复刷新过程。;④ 仲裁电路： 当来自CPU的访问存储器请求和来自刷新定时器的刷新请求同时产生时，对二者的优先权进行裁定。 ⑤ 时序发生器： 提供行地址选通信号RAS、列地址选通信号CAS和写允许信号WE，以满足对存储器进行访问及对芯片进行刷新的要求。;CPU;三、存储器扩展技术;例1 用1K×4的2114芯片构成lKB的存储器系统 ;设计要点： 将每个芯片的10位地址线按引脚名称一一并联，按次序逐根接至系统地址总线的低10位。 数据线则按芯片编号连接，1号芯片的4位数据线依次接至系统数据总线的D0-D3，2号芯片的4位数据线依次接至系统数据总线的D4-D7。 两个芯片的WE端并在一起后接至系统控制总线的存储器写信号（如CPU为8086/8088，也可由和／M或IO/的组合来承担）。 CS引脚也分别并联后接至地址译码器的输出，而地址译码器的输入则由系统地址总线的高位来承担。 ;; 目前广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、2764、27128、27256、27512等; 其容量分别为2K×8位至64K×8,512K×8 位; 封装形式:前两种为24脚双列