脉冲波形发生器的设计.docxVIP

脉冲波形发生器的设计 　　一、设计要求、目的 1、目的　　1、 学习数字电路中计数器、译码器、数据选择器、寄存器、分频电路、555定时器、等单元电路的综合运用。　　2、 熟悉脉冲波形的产生和变换的原理。 3、了解简单数字系统实验、调试的方法。 2、设计要求　　1、 用555定时器和阻容元件构成一个多谐振荡器，要求震荡频率为1Hz。　　2、 用74163构成6分频电路，要求输入时钟为1Hz，输出信号频率为，脉宽与输入时钟相同。　　3、 利用1、2题的结果，再加8选1数据选择器构成一个序列信号发生器，要求循环产生011010序列码。　　4、利用题1产生的时钟，再加74163计数器和74138译码器构成8路脉冲分配器。 二、参考元器件　　二进制计数器、 双向移位寄存器、3-8译码器、 555定时器、 8选1数据选择器、电阻：10k~100k两个、电容和10uf各一个、门若干　　三、方案选择与论证　　方案：　　555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相　　连。为了提高定时器的比较电路参考电压的稳定性通常在5脚与地之间接有μf的滤波电容,以消除干扰.电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。　　外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。　　多谐振荡器　　计数器可以对计数脉冲分频，改变计数器的模便可以改变分频比。根据这个原理，可以用集成计数器构成分频比可变的分频器，即可编程分频器.74163是具有同步清零功能的4位二进制同步加计数器.逻辑引脚图中Rd 是异步清零端,LD是预制数控制端.A B C D是预制数据输入端,EP 和ET是计数使能控制端,它具有同步清零和同步并行预制数功能,在构成六分频电路中我用的是它的同步清零功能.通过利用多个与非门来构成六分频电路.　　74151是一种典型的集成电路数据选择器,它有3个地址输入端CBA可选择D0~D7 八个数据源,具有两个互补输出端,同相输出端Y和反相输出端W,本次设计实现并行数据到串行数据的转换,电路8选　　1数据选择器和1个3位二进制计数器组成,当选择器的数据输入端D0~D7与一个并行的六位数011010相连时,输出端就是一串随时钟节拍变化的数据0-1-1-0-1-0,这种数称谓串行数据.　　74138译码器是3线-8线译码器.可以用做数据分配器.功能是把一个数据信号分配到8个不同的通道上去.当它与计数器结合组成脉冲分配器.　　综上所述电路图如下:　　优点：用555构成的多谐振荡器于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。所以产生的波形比较稳定，而且其它集成块搭配的都比较合理，都能发会他们的功能。例如数据分配器与计数器就能构成脉冲分配器。　　缺点：于实验电路中用到比较多的与非门，所以在信号传递过程中，很容易造成竞争冒险而造成波形的失真从而达不到理想的效果。　　方案：　　555定时器主要是与电阻、电容构成充放电电路，并两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关的通断. 555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。外部元件的稳定性决定了多谐振荡器的稳定性.　　　　计数器可以对计数脉冲分频，改变计数器的模便可以改变分频比。根据这个原理，可以用集成计数器构成分频比可变的分频器，即可编程分频器.74163是具有同步清零功能的4位二进制同步加计数器.逻辑引脚图中Rd 是异步清零端,LD是预制数控制端.A B C D是预制数据输入端,EP 和ET是计数使能控制端,它具有同步清零和同步并行预制数功能,在构成六分频电路中我用的是它的并行预制数功.通过利用多个与非门来构成六分频电路.　　计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列