集中式智能电表的抗干扰设计.docVIP

集中式智能电表的抗干扰设计 导语：?经实践检验，该系统具有很好的安全性与可靠性。 摘要：为了提高集中式智能电表的抗干扰性能，在设计中综合采用了硬件和软件措施：硬件上主要选用MAX691A电源监控和看门狗电路；软件上主要采用了数据校验、备份，插入空操作和软件陷阱等方法。经实践检验，该系统具有很好的安全性与可靠性。关键词：智能电表 单片机 抗干扰 引言 目前，我国绝大多数城乡居民用电抄表还采取人工方式。这种落后的方式，消耗大量的人力、物力，而且采集数据的时间跨度大，准确度低。因此，国家有关部门规定以后将逐步用自动抄表系统取代人工抄表。但是这样以来，传统的机械电表在性能上就不能适应要求。因此我们采用单片机自动测控技术，设计了一种既能独立使用又能面向自动抄表系统的集中式智能电表。为了使其长期稳定、安全可靠地运行，必须进行全面的系统抗干扰设计。下面就将有关内容作以介绍：系统抗干扰设计的必要性 由于集中式智能电表工作于居民住宅区内，很容易受到系统内、外各种电气和电磁干扰，其中以供电系统干扰为主。在家用电器中，许多为电感性负载，它们的快速切换会对电网产生噪声干扰，进而可能导致单片机数据混乱或死机，规律如下： （1）干扰脉冲的幅度较小时，对单片机基本无影响； （2）干扰脉冲的幅度较大时，使单片机复位； （3）干扰脉冲的幅度较大，且瞬间有很多脉冲，可能导致单片机数据混乱或死机。 智能电表要求长年连续地挂网运行，运行中出现的任何异常现象（数据混乱、死机等）均要求其能安全恢复，故对抗干扰要求很高。如果不采取有效的抗干扰措施，系统在运行过程中，当遭遇到较强的干扰信号时，其性能的可靠性与运行的安全性均会降低，会给用户、物业管理或电业部门造成较大的经济损失，甚至导致经济纠纷。 抗干扰设计的基本原则是：抑制干扰源、切断干扰传播路径、提高敏感器件的抗干扰性能。由此可见，要确保该智能电表系统运行安全可靠，一个重要的环节就是进行单片机系统的抗干扰设计，主要包括硬件抗干扰和软件抗干扰两个方面。系统抗干扰设计 1．硬件抗干扰设计 电量信号的采集和输出部分采用光电耦合器，光电耦合器的一次侧和二次侧是电绝缘的，因此对地电位差干扰有很强的抑制能力，同时也具有很强的抑制电磁干扰的能力。电源在向系统提供电能的同时，也会把干扰噪声直接由供电端加在控制电路上，而单片机的复位线、中断线等控制线，最易受到这种外界噪声的干扰，因此必须采取一定措施来加以抑制、消除这种干扰。具体方法为：加屏蔽罩、隔离变压器、磁环和π形滤波电路等，但这些只能使干扰脉冲的数量和幅度有所减少，难以从根本上解决。所以，还必须使用单片机专用的电源监控芯片，提高敏感器件的抗干扰能力。 本系统在硬件抗干扰方面的一个突出特点就是选用单片机系统监控芯片MAX691A，设计了CPU安全监控电路。MAX691A具有：复位、数据存储器写保护、后备电池切换、看门狗定时器和电源监视器等功能。连接电路如图1所示。 MAX691A主要引脚及其功能说明： （1） VBATT：备用电源输入端，可接3.6V锂电池或充电电路。如果不用，应连接到GND。 （2） VOUT： 电源输出端，当VCC高于复位上限电压时，VOUT = VCC；当VCC低于复位上限电压时，VOUT与VBATT相连。VOUT与GND之间需加一个0.1μF的电容。 （3） VCC ：工作电源接入端，接+5V。 （4） GND：电源接地端，是所有信号的参考点。 （5） PFI：电源电压比较器输入端。当此端电压输入低于1.25V时，PFO（————）将变为低电平。 （6） PFO（————）：掉电输出端，低电平有效。在图1中，它触发INT（————）0中断，中断服务程序将做系统掉电前的紧急处理。 （7） WDI：看门狗喂入端。当其保持高电平或低电平的时间达到1.6 s（典型值）时，内部看门狗定时器溢出，并触发WDO（——————）信号输出。 （8） CE（————） OUT：片选信号输出端。只有当CE（————） IN是低电平而且VCC 正常时，CE（————） OUT才输出低电平，可有效防止对数据存储器的误操作。 （9） CE（————） IN：片选信号输入端。 （10） WDO（——————）：看门狗输出端，低电平有效。如果WDI悬空，WDO（——————）保持高电平。 （11） RESET（——————————）：低电平有效复位端，当VCC低于4.65V时，RESET（——————————）变为低电平。复位信号典型值为200ms 。 （12）