交流接触器吸合过程的数据采集系统实现.docVIP

交流接触器吸合过程的数据采集系统实现.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
交流接触器吸合过程的数据采集系统实现 导语:?本文结合数据采集系统实现及LabVIEW的应用,设计了交流接触器动作可靠性的检测平台,介绍并探讨了其软硬件系统的基本原理、设计思想、实现方法以及虚拟仪器开发的相关技术 摘 要:本文结合数据采集系统实现及LabVIEW的应用,设计了交流接触器动作可靠性的检测平台,介绍并探讨了其软硬件系统的基本原理、设计思想、实现方法以及虚拟仪器开发的相关技术。经实验测试表明,所研制的数据采集系统能对交流接触器触头实际动作过程进行实时采样及数据分析,提出了以触头接触时的弹跳变化及各触头接通时的时间差为检验接触器动作可靠性的技术指标。关键词:交流接触器;数据采集;计算机总线;虚拟仪器;动态链接库1 引言  交流接触器是一种量大、面广的低压电器产品,广泛应用于电力系统和控制系统,因此提高其质量与可靠性至关重要。  接触器的合闸力及分闸力除弹簧外还有电磁铁吸力,合闸时电磁铁的吸力与合闸相角有关,是随机的;分闸时电磁铁吸力与激磁电流相角有关,也是随机的。在触点接通的瞬间因机械原因产生一些弹跳,而因弹跳产生瞬间多次分合,导致接触器实际工作情况恶劣。对控制电容器的专用接触器,由于接通时触头运动速度的随机性造成不同相触头接触时间差的随机性,导致无法控制接通电容器的冲击电流大小,所以对这种接触器在吸合时间一致性方面要求更为严格。  检测接触器触头分合过程时通常采用步进电机来推动触头动作,触头的整个分合过程是靠步进电机的推动来完成;触头从分到合的位移也是靠对步进电机的步进脉冲计数得到的。这种检测属于静态检测,无法真实反应接触器的整个吸合过程,更无法检测触头在实际工作时的弹跳变化及各个触头的实际吸和时间差。为了保证接触器的工作可靠性,有必要开发一种记录接触器实际工作时的触头吸合释放过程的数据采集系统,以此来评价接触器的性能。2 系统硬件及工作原理  为了实现对高速瞬变信号的采样以便于分辨交流接触器触点接通时的弹跳过程及触头的接通顺序,在原有基础上设计了一种基于PC机ISA总线、同步时钟、用硬件电路实现高速数据同步采集、高速寻址以及实时存储的技术方案。该方案主要由四部分组成:PC机总线接口电路、高速数字信号采集存储电路、I/O接口电路、接触器供电回路。其硬件系统结构框图如图1所示。[align=center]图1 硬件系统结构框图[/align]  2.1 PC机总线接口电路  本系统采用研华的工业控制计算机,利用其ISA(Industry Standard Architecture,工业标准架构)总线对外部寻址。ISA总线采用8位模式,它的最大数据传输率为8MBps,便于与外部硬件接口,其性能足够满足数据采集设备的要求,而且技术成熟、便于开发。ISA总线共分五类:地址线、数据线、控制线、辅助与电源线。前256个I/O端口地址(0x00H-0xFFH)既可以被固定I/O指令,也可以被可变I/O指令访问,但处于0x0100H-0xFFFFH的任何I/O地址都只能被可变I/O地址访问。在PC机中,所有的16位地址总线被译为在0x0000H-0x03XXH中的地址用于ISA总线的PC机内部I/O地址。  PC机的ISA总线经过了总线收发及地址译码电路,提供给数据采集设备的寻址范围为0x300H—0x31BH。PC机总线接口电路如图2所示,当PC机要访问某一地址时,由两片GAL16V8译码读写、使能信号,选通总线收发器74HC245以流通8位数据位。[align=center]图2 PC机总线接口电路[/align]  2.2 高速数字信号采集存储电路  高速数字信号采集存储电路的原理如图3所示,它由数据收发及控制电路、频率发生器、地址发生器、数据读写信号译码、采样逻辑切换、地址锁存、数据存储、存储采样数据逻辑切换等几部分组成。主要技术指标有:16通道数字信号采集、采样率625KHz、存储深度64Ksa/CH、最大采样点数65536、最大采样存储时间100ms。  数据收发及控制电路由总线收发器、GAL译码器和并行接口芯片8255组成,完成SRAM中的数据读取及电路控制功能。  频率发生器由晶振、可予制四位二进制异步清除计数器74HC161组成,采样率由计数器74HC16将10MHz振荡源16倍频后得到,即系统采样频率为625KHz。它的输出由采样逻辑切换电路控制,输出时钟分别送往地址发生器、数据读写信号译码器。  16位地址发生器由4片74HC161级联成16位同步记数器产生,记数器每接收一个脉冲产生一个地址。产生的地址送往地址锁存电路中用于数据写入SRAM中的地址位,还被送往采样逻辑切换电路中用于控制采样存储深度。[align=ce

文档评论(0)

158****6415 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档