电子设计自动化6个LED数码管的扫描控制电路的VHDL设计EDA-分位译码电路的设计.pptVIP

下载本文档

3
0
约小于1千字
约 5页
2021-03-21 发布于北京
举报
版权申诉

电子设计自动化6个LED数码管的扫描控制电路的VHDL设计EDA-分位译码电路的设计.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

任务描述任务四分位译码电路的设计分位译码电路主要配合控制器完成功能，本任务学会用VHDL语言完成其设计。控制器输出的倒计时数值可能是一位或者两位十进制，故在七段数码管的译码电路前要加上分位电路（即将其分为2个1位的十进制，如25分为2和5，7分为0和7）。功能设计 4.1 功能设计 4.2 分位译码电路的设计 Entity Fenwei IS PORT (Numin:IN Integer RANGE 0 TO 25; NumA,NumB,OUT Integer RANGE 0 TO 9); END; ARCHITECTURE Behavior OF Counter IS BEGIN PROCESS(Numin) BEGIN 实体结构体 4.2 分位译码电路的设计 IF Numin=20 THEN NumA=2; NumB=Numin-20; ELSIF Numin=10 THEN NumA=1; NumB=Numin-10; ELSE NumA=0; NumB=Numin; 结构体 4.2 分位译码电路的设计 END IF; END PROCESS; END 结构体