数字电子技术-第5章-触发器.pptVIP

1、 基本RS锁存器 2） 工作原理 3）基本RS锁存器功能表 6.）基本RS锁存器特点 7）由或非门组成的基本RS锁存器 7）由或非门组成的基本RS锁存器 逻辑门控RS锁存器功能表 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 主从结构的D触发器 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 1 1 0 0 1 0 1 0 1 1 0 0 0 1 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 1 1 0 1 0 1 0 1 0 0 1 1 1 0 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 1 1 0 1 1 0 0 1 0 0 0 0 1 1 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 0 0 1 0 1 0 1 0 1 1 0 Q Q R S 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 0 0 1 1 0 1 0 0 1 Q Q R S 1 0 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 0 0 1 1 1 1 1 0 0 Q Q R S 0 0 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 逻辑符号 直接置1、置0（异步置1、置0 ），具有优先权， 只有 时， 触发器才在CP 处， 按照 变化 D触发器的特性方程 5.3.2 维持阻塞触发器 1. 电路结构与工作原理 接收输入信号D 根据 确定触发器的状态 G1 1 C P Q 1 G2 G 3 G 5 Q 2 Q 3 S R Q D G 6 Q Q G3 G4 4 CP = 0 0 1 1 D D 2、工作原理 Q1随时接受D 信号 Q1 = D Q4= D 触发器状态不变 G1 1 C P Q 1 G2 G 3 G 5 Q 2 Q 3 S R Q D G 6 Q Q G3 G4 4 当CP 由0 跳变为1瞬间 D D D D 在CP脉冲的上升沿，触法器按此前的D信号刷新 D D 4 尔后，CP=1期间： D即使在CP=1期间 变成1,保持Q=0 若原来D=0, G1 1 C P Q 1 G2 G 3 G 5 Q 2 Q 3 S R Q D G 6 Q Q G3 G4 4 D D D D D D 置0维持线，置1阻塞线 G2、G4被封锁， 1 1 1 0 0 4 尔后，CP=1期间： 若原来D=1, G1 1 C P Q 1 G2 G 3 G 5 Q 2 Q 3 S R Q D G 6 Q Q G3 G4 4 D D D D D D 1 D即使在CP=1期间 变成0，保持Q=1 置1维持线 置0阻塞线 G1、G3被封锁， 0 1 1 0 动作特点 2. 典型集成电路-----74LS74 1 0 1 1 1 0 1 1 2. 典型集成电路-----74LS74 0 1 1 1 1 0 0 2. 典型集成电路-----74LS74 0 1 1 1 1 0 1 0 74LS74、74F74内部都有两个维持阻塞D触发器 其动作特点、逻辑功能与CMOS系列的74HC/HCT74 完全一致 功能表、逻辑符号、特性方程也与之相同 CP D Q 波形图 5.3.3 利用传输门延迟时间不同的触发器 1 1 0 0 CP=0时， 触发器状态保持 ① * 教学基本要求 1、掌握锁存器、触发器的电路结构、工作原理、动作特点 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 第五章 锁存器和触发器 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 CP CP 不同点： 锁存器和触发器是时序逻辑电路最基本单元电路 共同点：具有0 和1两个稳定状态，一旦状