5-第5次课-C54x的流水线.pptVIP

2003.2.16 DSP原理及应用 第2章 TMS320C54x的硬件结构 ② 单寻址存储器的流水线操作 无时序冲突的操作: ■ CPU同时寻址不同的存储器块； ■ CPU同时处理两条指令访问不同的存储器块。 有时序冲突的操作: CPU同时访问两次同一个存储器块。 解决办法: 将第二次寻址操作自动延迟到下一个周期。 第2章 TMS320C54x的硬件结构 5．流水线的等待周期 ’C54x的流水线结构，允许多条指令同时利用CPU的内部资源。由于CPU的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。 解决的办法： ① 由CPU通过延时自动解决； ② 通过程序解决，如重新安排指令或插入空操作指令。 第2章 TMS320C54x的硬件结构 5．流水线的等待周期 （1）流水线冲突 产生流水线冲突的硬件资源： ① 辅助寄存器(AR0~AR7)； ② 重复块长度寄存器(BK)； ③ 堆栈指针(SP)； ④ 暂存器(T)； ⑤ 工作方式状态寄存器(PMST)； ⑥ 状态寄存器(ST0和ST1)； ⑦ 块重复计数器(BRC)； ⑧ 存储器映像累加器(A和B)。 第2章 TMS320C54x的硬件结构 流水线冲突情况: ’C54x系统程序 C语言程序 不产生冲突 汇编语言程序 存储器映象寄存器 MMR写操作 CALU运算 不会产生冲突 早安排写操作 不产生冲突 其它MMR写操作 需用等待周期表 1 2 3 4 第2章 TMS320C54x的硬件结构 流水线冲突情况: ① 若采用C语言编写源程序，经编译后生成的代码不会产生流水线冲突； ② 若采用汇编语言编写源程序，使用算术运算操作不会产生流水线冲突； ③ 若采用汇编语言编写源程序，初始化时对MMR寄存器进行设置，不会发生流水线冲突； ④ 通常流水线冲突发生在对MMR寄存器的写操作，可用等待周期表加以解决。 第2章 TMS320C54x的硬件结构 【例2.7.2】分析下列指令的流水线冲突。 N LD *AR1，B w STLM A，AR1 A →AR1 对AR1进行间接寻址 问题：第1条指令中的AR1数据还没有准备好，第二条指令就已经开始对AR1进行寻址读操作。 解决办法：采用保护性指令STM。 STM为双字指令，占用两条流水线。 无等待周期 N LD *AR1，B #1k w STM #1k，AR1 第2章 TMS320C54x的硬件结构 【例2.7.3】分析下列指令的流水线冲突。 w STLM A，AR0 w STM #10,AR1 #k N LD *AR1,B 在T6后半周期，第一条指令和第二条指令发生时序冲突。 冲突 ’C54x内部可自动地将STM指令的写操作延迟一个周期，缓解时序冲突。 ? w 在执行第三条指令时，AR1的内容还没有准备好，出现新的冲突。 解决的办法：在STLM指令后插入一条NOP指令或任何 一条与程序无关的单字指令。 ?NOP NOP N LD *AR1,B #k w STM #10,AR1 第2章 TMS320C54x的硬件结构 5．流水线的等待周期 （2）等待周期表 当指令对MMR、ST0、ST1和PMST等硬件资源进行写操作时，有可能造成流水线冲突。 解决的办法：是在写操作指令的后面，插入若干条 NOP指令。 例如： N LD *AR1，B w STLM A，AR1 N LD *AR1，B NOP NOP N 第2章 TMS320C54x的硬件结构 （2）等待周期表 等待周期表给出了对映像寄存器以及控制字段进行写操作的各种指令所需插入的等待周期数。 为了避免流水冲突，可以根据等待周期表来选择插入的NOP指令的数量。 第2章 TMS320C54x的硬件结构 流水线操作等待周期表 STM #lk,ST0 ST #lk,ST0 2周期 所有存储操作 包括SSXM和RSXM SXM C16 FRCT OVM 所有其他存储操作 LD #k9,DP LD Smem,DP DP CPL=0 所有其他存储操作 LD #k5,ASM LD Smem,ASM ASM 所有其他存储操作，包括EXP STM #lk,T MVDK Smem,T LD Smem,T LD Smem,T || ST T 3周期 1周期 0周期 控制范围 第2章 TMS320C54x的硬件结