dsp硬件设计方案的一些注意事项.pdfVIP

DSP 硬件设计的一些注意事项 数字信号处理芯片（ DSP） 具有高性能的 CPU（时钟性能超过 100MHZ）和高速先进外围设备，通过 CMOS处理技术， DSP芯片的功 耗越来越低。这些巨大的进步增加了 DSP 电路板设计的复杂性，并 且同简单的数字电路设计相比较，面临更多相似的问题。 以下是 DSP硬件设计的一些注意事项，谨供参考。 时钟电路选择原则 1，系统中要求多个不同频率的时钟信号时，首选可编程时钟芯 片。 2，单一时钟信号时，选择晶体时钟电路。 3，多个同频时钟信号时，选择晶振。 4，尽量使用 DSP片内的 PLL，降低片外时钟频率，提高系统的 稳定性。 5，C6000、C5510、C5409A、C5416、C5420、C5421 和 C5441 等 DSP片内无振荡电路，不能用晶体时钟电路。 6，VC5401、VC5402、VC5409和 F281x 等 DSP时钟信号的电平 为 1.8V ，建议采用晶体时钟电路 未用的输入／输出引脚的处理 1，未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固 定的电平 1）关键的控制输入引脚，如 Ready、Hold 等，应固定接为适当 的状态， Ready 引脚应固定接为有效状态， Hold 引脚应固定接为无 效状态 2 ）无连接（ NC）和保留（ RSV）引脚， NC 引脚：除非特殊说 明，这些引脚悬空不接， RSV 引脚：应根据数据手册具体决定接还 是不接 3）非关键的输入引脚，将它们上拉或下拉为固定的电平，以降 低功耗 2，未用的输出引脚可以悬空不接 3，未用的 I/O 引脚：如果确省状态为输入引脚，则作为非关键 的输入引脚处理，上拉或下拉为固定的电平。如果确省状态为输出 引脚，则可以悬空不接 为什么要片内 RAM大的 DSP效率高？ 目前 DSP发展的片内存储器 RAM越来越大，要设计高效的 DSP 系统，就应该选择片内 RAM较大的 DSP。片内 RAM同片外存储器相 比，有以下优点： 1）片内 RAM的速度较快，可以保证 DSP无等待运行。 2）对于 C2000/C3x/C5000 系列，部分片内存储器可以在一个指 令周期内访问两次，使得指令可以更加高效。 3 ）片内 RAM运行稳定，不受外部的干扰影响，也不会干扰外 部。 4 ）DSP片内多总线，在访问片内 RAM时，不会影响其它总线的 访问，效率较高。 如何编写 DSP外部的 Flash ？ DSP的外部 Flash 编写方法： 1. 通过编程器编写：将 OUT文件通过 HEX转换程序转换为编程 器可以接受的格式，再由编程器编写。 2. 通过 DSP软件编写：您需要根据 Flash 的说明，编写 Flash 的编写程序，将应用程序和编写 Flash 的程序分别 load 到 RAM中， 运行编写程序编写。 DSP外接存储器的控制方式 对于一般的存储器具有 RD、WR和 CS 等控制信号，许多 DSP （C3x、C5000）都没有控制信号直接连接存储器，一般采用的方式 如下： 1.CS 有地址线和 PS、DS或 STRB译码产生。 2./RD=/STRB+/R/W。 3./WR=/STRB+R/W。 5V/3.3V 如何混接？ DS