异步fifo设计总结.pdfVIP

异步 FIFO 的设计总结 1、 异步 FIFO 的设计难点 设计异步 FIFO 有两个难点：一是如何同步异步信号，使触发器不产生亚稳态；二是如 何正确地设计空、满以及几乎满等信号的控制电路。 （1）、同步异步信号 在异步 FIFO 的设计中，同步异步信号（地址）主要有两种方法：一种是使用双触发器 两级时钟同步， 这样基本就可以消除信号的亚稳态， 但使用该方法同时也带来了对输入信号 的一级延时。另一种是利用格雷码本身的特性 （没变化一次只变一个码）， 可直接同步异步 信号， 利用该方法也基本可以消除信号的亚稳态， 但也有其缺点， 需要对输入的二进码进行 编码。同时各格雷码之间也不能通过直接比较来确定大小。 （2 ）、空、满信号的控制 空/ 满标志的产生 FIFO 的核心部分。 如何正确设计此部分的逻辑， 直接影响到 FIFO 的性能。 空/ 满标志产生的原则是：写满不溢出，读空不多读。即无论在什么时候，都不应出现读写地址 同时对一个存储器地址操作的情况。 在读写地址相等或相差一个或多个地址的时候， 满标志应该 有效，表示此时 FIFO 已满，外部电路应对 FIFO 发数据。 在满信号有效时写数据，应根据设计的 要求，或保持、或抛弃重发。同理，空标志的产生也是如此，即：空标志 =(| 写地址 - 读地址 |= 预定值 )AND （写地址超前读地址）满标志 = （| 写地址 - 读地址 |= 预定值） AND(读地址超前写地 址) 最直接的做法是，采用读写地址相比较来产生空满标志。采用该方法要用到减法器，比较占 用资源。 当然也有其它的直接比较的方法。 一个简单的解决方法就是把地址空间分成四个象限， 然后 将两个计数器（以二进制或格雷方式工作，只是等式不同）的最高两位一起译码并输入到两个 4 输入查找表。 如果写计数器落后于读计数器一个象限， 这就表明了 可能到达满状态 的情况， 此 时应该将方向锁存器置位。如果写计数器领先于读计数器一个象限，这就表明了 可能到达空状 态 的情况，此时应该将方向锁存器复位。方向锁存器消除了地址一致性译码器的模糊性。 2、 异步 FIFO 的设计方案 为提高 FIFO 的可靠性，本设计综合上述两种同步异步信号设计方法将其优点结合起来。 首先产生二进制地址码， 再将二进制码转为格雷码， 一方面控制读写地址， 另一方面通过双 触发器将信号同步到另一个时钟域中， 再将格雷码转成二进制码方便地址的比较。 整个数据 流动过程中， 在整个数据流动过程中， 需要跨过时钟域的指针经历了两次码制的变化： 二进 制码到 GRAY码和 GRAY码到二进制码。前者是利用 GRAY码在递增时每次只有一位发生变化 的特点，以 GRAY码的形式通过时钟域分界线最大限度减小了指针信号的变化，避免了信号 传输中的抖动。 而再将信号由 GRAY码转换为二进制码进行比较则是由 FIFO 异步的特点所决 定。由于读、写指针异步，不存在稳定的相对关系，为避免读、写指针同时对一个存储单元 进行操作， 在对 FIFO 做空、 满比较时会对指针差留下一定余量。 由于 GRAY码形式不易于直 接比较这种有固定差额的数值， 所以将其转化为二进制码进行比较。 而空、 满信号的产生分 别为： 空标志 =(| 写地址 - 读地址 |= 预定值 )AND （写地址超前读地址） 满标志 = （| 写地址 -