eda各种触发器设计1529.docxVIP

上升沿触发的 D 触发器有一个数据输入端 D，时钟输入端 CLK ，数据输出 端 Q，表 1 是它的真值表。 表1 D 触发器真值表 数据输入 D 时钟输入 CLK 数据输出 Q X 0 不变 X 1 不变 0 上升沿 0 1 上升沿 1 library ieee; use dailin is port(clk,d:in std_logic; q:out std_logic); end; architecture bhv of dailin is signal qq:std_logic; begin process(clk) begin if clkevent and clk=1 then qq=d; end if; end process; q=qq; end; JK 触发器的种类很多， 可以从不同的真值表， 写出不同的 JK 触发器的设计 程序。在此设计一个通用的 JK 触发器，表 2 是它的真值表。 表2 JK 触发器真值表 输入端 输出端 PSET CLR CLK J K Q /Q 0 1 X X X 1 0 1 0 X X X 0 1 0 0 X X X X X 1 1 上升沿 0 1 0 1 1 1 上升沿 1 1 翻转 翻转 1 1 上升沿 0 0 不变 不变 1 1 上升沿 1 0 1 0 library ieee; use entity dai is port(