单片机与嵌入式系统:第5章 LPC2000系列ARM硬件结构(1-8).pptVIP

单片机与嵌入式系统:第5章 LPC2000系列ARM硬件结构(1-8).ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * 5.7 引脚连接模块 启动代码相关部分 LPC2200系列微控制器是总线开放型芯片,其总线宽度可设置为8位、16位或32位,对于没有使用到的总线引脚(比如16位总线宽度时,D16~D31位没有使用),可作为GPIO使用。 * * 第5章 LPC2000系列ARM硬件结构 目 录 1. 简介 2. 引脚配置 3. 存储器寻址 4. 系统控制模块 5. 存储器加速模块 6. 外部存储器控制器 7. 引脚连接模块 8. 向量中断控制器 9. GPIO 10. UART0 11. UART1 12. I2C接口 13. SPI接口 14. 定时器0/1 15. 脉宽调制器(PWM) 16. A/D转换器 17. 实时时钟 18. 看门狗 * * 5.8 向量中断控制器(VIC) 一、向量中断控制器概述 ARM7TDMI内核具有两个中断输入,分别为IRQ中断和FIQ中断。但是芯片内部有许多中断源,最多可以有32个中断输入请求。向量中断控制器的作用就是允许哪些中断源可以产生中断、可以产生哪类中断、产生中断后执行哪段服务程序。 ARM7TDMI-S IRQ FIQ VIC 中断请求输入0 中断请求输入31 . . . * * 5.8 向量中断控制器(VIC) 二、中断源列表 模块 可产生中断的标志 VIC通道号 WDT 看门狗中断(WDINT) 0 — 保留给软件中断 1 ARM内核 EmbeddedICE,DbgCommRx 2 ARM内核 EmbeddedICE,DbgCommTx 3 定时器0 匹配0~3(MR0,MR1,MR2,MR3) 捕获0~3(CR0,CR1,CR2,CR3) 4 定时器1 匹配0~3(MR0,MR1,MR2,MR3) 捕获0~3(CR0,CR1,CR2,CR3) 5 UART0 Rx线状态(RLS),发送保持寄存器空(THRE) Rx数据可用(RDA),字符超时指示(CTI) 6 UART1 Rx线状态(RLS),发送保持寄存器空(THRE) Rx数据可用(RDA),字符超时指示(CTI) 7 PWM0 匹配0~6 (MR0,MR1,MR2,MR3,MR4,MR5,MR6) 8 * * 5.8 向量中断控制器(VIC) 二、中断源列表 模块 可产生中断的标志 VIC通道号 I2C SI(状态改变) 9 SPI0 SPI中断标志(SPIF),模式错误(MODF) 10 SPI1 SPI中断标志(SPIF),模式错误(MODF) 11 PLL PLL锁定(PLOCK) 12 RTC 计数器增加(RTCCIF),报警(RTCALF) 13 系统控制 外部中断0(EINT0) 14 系统控制 外部中断1(EINT1) 15 系统控制 外部中断2(EINT2) 16 系统控制 外部中断3(EINT3) 17 A/D A/D转换器 18 保留 保留 19~31 * * DefaultVectAddr [31:0] VectorAddr [31:0] IRQStatus [31:0] FIQStatus [31:0] 硬件优先级逻辑 IntEnableClear [31:0] SoftIntClear [31:0] IntSelect [31:0] RawInterrupt [31:0] Source / Enable VectorCntl[5:0] VectorAddr [31:0] 向量中断0 优先级0 优先级15 向量中断15 … … 向量中断1 优先级1 硬件优先级逻辑 IntEnable [31:0] SoftInt [31:0] 向量中断控制器方框图 中断请求,屏蔽和选择 非向量FIQ中断逻辑 非向量IRQ中断逻辑 最高优先级中断的地址选择 VectIRQ0 IRQ VICINT SOURCE [31:0] nVICFIQIN nVICIRQIN VICVECT ADDRIN[31:0] nVICIRQ VICVECT ADDROUT [31:0] * * 5.8 向量中断控制器(VIC) 三、中断源响应方式控制 中断源最多可以有32种来源,对每个中断源的响应可以有两种方式响应,中断响应和查询方式处理。 比如通过串口发送一段数据,可以选择在一批发送结束后产生中断,然后在中断服务程序中发送下一批数据 也可以通过查询发送标志位决定什么时候发送下一批数据 允许中断源产生中断与否由相关寄存器控制: 1、VIC中断使能寄存器:VICIntEnable 2、VIC中断使能清除寄存器:VICIntEnCl * * 5.8 向量中断控制器(VIC) 三、中断源响应方式控制 1、中断使能寄存器(VICIntEnable):寄存器中每一位控制着一个中断源,各中断源的位

文档评论(0)

学习让人进步 + 关注
实名认证
文档贡献者

活到老,学到老!知识无价!

1亿VIP精品文档

相关文档