数字电子技术基础(第五版)阎石课件.pptx

第八章 可编程逻辑器件;8.1 概 述;图8.1.1 PLD电路中门电路的惯用画法（a）与门（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器;*8.2 现场可编程逻辑阵列（FPLA）;;图8.2.1 FPLA的基本电路结构;图8.2.2 FPLA的异或输出结构;图8.2.3 时序逻辑型 FPLA的电路结构;PAL的与阵列是可编程的而或阵列不可编程，类似于一个已经写入信息的ROM，但它的与阵列是可编程的。;8.3.1 PAL的基本电路结构; 由图可见,在没有编程之前,与逻辑阵列的所有交叉点上均有熔 丝接通.编程将有的熔丝保留,将无用的熔丝熔断,既得到所有的电路.它所产生的逻辑函数为 ;8.3.2 PAL的几种输出电路结构和反馈形式;一, 专用输出结构;图8.3.3 具有互补输出的专用输出结构;二,可编程输入/输出结构;有些可编程I/O结构的PAL器件中,在与或逻辑阵列的输出和三态缓冲器之间还设置有可编程的异或门,如图8.3.5所示.;三,寄存器输出结构;四,异或输出结构 异或的电路结构与寄存器输出结构类似只在与 -或逻辑阵列的输出端又增设了异或门 ;五,运算选通反馈结构;8.3.3 PAL 的应用举例;2006年;图8.3.9 产生16种算术、逻辑运算的编程情况;【例8.3.2 】 用PAL设计一个4为循环码计数器,并要求所设计的计数器具有置零和对输出进行三态控制的功能.;2006年;GAL是在PAL器件的基础上发展起来的。它的基本结构与PAL相同，即“与阵列可编程或阵列可固定”。但GAL采用了电可擦除，电可改写的CMOS半导体制造工艺，使得GAL器件不仅可以反复擦除、改写，为修改设计带来了灵活性，而且降低了功耗，集成度也大大提高。另外，GAL的逻辑结构采用了输出逻辑宏单元OLMC，可以根据应用的不同配置成不同的输出结构。一片GAL即可以配置为组合逻辑电路，也可以使时序逻辑电路或者是两者的组合，很灵活。;要使用GAL器件，就要先进行设计。GAL器件的开发工具包括硬件开发工具和软件开发工具。硬件开发工具有编程器，软件开发工具有ABEL-HDL程序设计语言和相应的编译程序。编程器的主要用途是将开发软件生成的熔丝图文件按JEDEC格式的标准代码写入选定的GAL器件。 ??? 典型的GAL设计流程图如图所示。 ;图8.4.1 GAL16V8的电路结构图;图8.4.2 由3个编程单元构成的与门;图8.4.3 GAL16V8编程单元的地址分配;图8.4.4 OLMC的结构框图;图8.4.5 GAL16V8结构控制字的组成;图8.4.6 OLMC5种工作模式下的简化电路（图中NC表示不连接）（a）专用输入模式 （b）专用组合输出模式 （c）反馈组合输出模式 （d）时序电路中的组合输出模式 （e）寄存器输出模式;8.4.3 GAL的输入特性和输出特性;GAL的输出缓冲器电路结构中.它除了具有一般三态输出缓冲器的特点以外,还有两个突出特点;图8.4.8 GAL的输出缓冲器电路;图8.4.9 GAL的静态输出特性（a）输出为高电平时（b）输出为低电平时;8.5.1 EPLD的基本结构和特点 EPLD是继PAL、GAL之后推出的一种可编程逻辑器件. 与PAL和GAL相比,EPLD有以下几个特点： 1)采用了CMOS工艺,所以EPLD具有CMOS器件低功耗、高噪声容限的优点. 2)采用了UVEPROM工艺,以叠栅注入MOS管作为编程单元,所以不仅可靠性高、可以改写,而且集成度高、造价也便宜. 3)特点是输出部分采用了类似于GAL器件的可编程的输出逻辑宏单元． 　　此外，为了提高与－或 逻辑阵列中乘积项的利用率，有些EPLD的或逻辑阵列部分也引入了可编辑逻辑结构．;８.５.２　EPLD的与-或逻辑阵列;图8.5.3 与－或逻辑阵列的乘积项共享结构;返回;图8.5.4 AT22V10的OLMC电路结构图;图8.5.5 ATV750的OLMC电路结构图; 图8.6.1是FPGA基本结构形式的示意图。它由三种 可编的单元是输入/输出模块IOB（I/O B1ock）， 可编程逻辑模块CLB（Configurable Logic Block） 和互连资源IR（Interconnect Resource）。它们 的工作状态全都由编程数据存储器中的数据设定 。 ;图8.6.1 FPGA的基本结构框图;一，IOB X C 2064是Xilinx公司FPGA器件中结构比较简单的一种，它一共有56个可编程的I/O端。