吕国泰《电子技术》第7章触发器和时序逻辑电路.pptxVIP

第七章电子技术第七章 触发器和时序逻辑电路第一节 双稳态触发器第二节 寄存器第三节 计数器第四节 数/模和模/数变换器第五节 555定时器第六节 数字电路应用举例第一节 双稳态触发器一、RS触发器二、 JK触发器三、D触发器第一节 双稳态触发器 在对数字信号进行算术运算和逻辑运算过程中，需要暂时保存(记忆)一定的代码(指令、操作数、或控制信号)，需要一种具有记忆功能的逻辑单元。 触发器——一种具有记忆功能的能够储存一位二值信号的基本单元电路,是构成时序逻辑电路的基本逻辑部件。 双稳态触发器——有两个相反的稳定状态,从一个稳定状态转换为另一个稳定状态靠输入信号触发,输入信号消失后,稳定状态能一直保持下去。第一节 双稳态触发器分类： 按逻辑功能不同分为： R-S触发器、D触发器、JK触发器、T和T′触发器。第一节 双稳态触发器特点：输出只取决于当前的输入 组合逻辑电路组成：门电路，不存在记忆元件数字电路特点：输出取决于当前的输入和原来的状态时序逻辑电路组成：组合电路、记忆元件Q两互补输出端QSD信号输出端：Q=0、Q=1的状态称0状态。Q=1、Q=0的状态称1状态。RD01GAGB两输入端第一节 双稳态触发器一、RS触发器(一)基本R-S触发器1.电路组成 由两个与非门交叉耦合而组成。反馈线与非门Q两互补输出端QSDRD01GAGB两输入端第一节 双稳态触发器 一个触发器可存储 1 位二进制数码 在输入信号作用下，两个稳定状态“0”态和“1”态互相转换， 当输入信号消失后，电路状态能保存下来。反馈线与非门QQQQSdSdRdRdGAGBSR低电平有效第一节 双稳态触发器逻辑符号逻辑电路QQ现态次态QnQn+1SdSdSDRdRdRD 10RD GAGB①置0功能 ，当 =0、 =1时：不论原来 为0还是1，都有 =1； 反馈回GA后使Q＝0。既使 消失,Q端仍保持0状态不变。Q Q Q第一节 双稳态触发器2.工作原理及逻辑关系01逻辑状态表 1 000 1有0出1 ,全1出01置0端（复位端）QQSdSdSDRDRdRd01GAGBSD②置1功能,=1、 =0时 ：不论原来Q为0还是1，都有Q=1；Q反馈回GB后使 Q =1、 =0。既使 消失,Q端仍保持1状态不变。Q第一节 双稳态触发器10逻辑状态表现态次态 1 00 1 0 QnQn+10 10 111置1端（置位端）QSdSdSDRdRdRDRd GAGB③记忆功能, =1、 =1时 ：设原态Q=0、 =1，反馈回GA，保证Q=0，当 由0变为1时，Q反馈回GB仍为0，触发器保持原有状态不变，即原态被存储，具有记忆能力。11QQ第一节 双稳态触发器01Q逻辑状态表现态次态 1 00 1 0 0 10 1 1 QnQn+1101 10 1不变11QSdSdSDRDRdRd④ 状态不变， =0、 =0时 禁用：Q= =1，不符合触发器的逻辑关系。且与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器的状态,触发器不允许出现这种情况。GAGB00Q第一节 双稳态触发器？逻辑状态表Q次态现态 1 00 1 0 0 10 1 1 1 10 1 QnQn+1不变0 0不定0 1Q1.Rd 、 Sd负脉冲触发。SdRdRd GAGBSd归纳第一节 双稳态触发器基本RS触发器特点 2.有记忆功能： 电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。 说明 1 0 0置0 0 1 1置1 1 1保持记忆功能 0 0 不定应禁止 Qn+1 3.有置0或置1功能: 在外加触发信号时，电路可以触发翻转。 4.缺点：输出状态直接受输入信号的控制，使用范围受限。Q第一节 双稳态触发器 基本RS触发器缺点：输出状态直接受输入信号的控制，使用范围受限。 增加两个控制门和一个触发信号，让输入控制信号通过控制门传送。 时钟脉冲CP(同步信号)——是一种控制命令（触发信号），控制触发器翻转，是一串矩形脉冲。 可控（钟控或同步）RS触发器——通过控制门实现时钟脉冲对输入信号控制的触发器。同步——各触发器翻转由同一时间控制。QQSdRdGAGCGBGDSRCP第一节 双稳态触发器一、可控RS触发器(一)电路组成直接复位端基本RS触发器直接置位端输入控制门 输入控制门——实现时钟脉冲对输入信号的控制。输入信号时钟脉冲——采用正脉冲（CP高电平时翻转）。时钟脉冲 直接复位端和 直接置位端——实际应用中，必须将触发器设置成某一初始状态，不经时钟脉冲控制，就可置0或置1。QQS