3-2王水生-电气工程师-专业基础-数字电子技术-精-四触发器和时序逻辑电路新尺寸2015 1 30.pptVIP

4、触发器和时序逻辑电路分析 异步二进制计数器电路的时序波形图和状态图。 由时序图可以看出，Q0、Q1、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 4.2.2 考试常用计数器汇总 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动。 3-2 长沙二三三网络科技有限公司版权所有 THE END 谢谢 观看 长沙二三三网络科技有限公司版权所有 全国统一服务热线：4000-800-233 注册电气工程师 专业基础（数字电子技术） 精讲班 233网校名师：王水生 了解 掌握 1、了解RS、D、JK和T触发器的逻辑功能，电路结构及工作原理。 1、时序逻辑电路的特点及组成 2、了解RS、D、JK和T触发器的触发方式 2、计数器的基本概念和分类 3、二进制计数器逻辑电路的分析 4、寄存器和移位寄存器的结构、功能和简单应用。 大纲分析 真题分布 内容分析 复习策略 专业基础下午考试1-2题左右，是数字电子部分重点掌握内容。 历年真题考点主要计数器数值的分析 这部分总体学习难度属于数字电子难点部分，建议复习时深入理解计数器设计原理。 考试分析 4.1 触发器 4.2 计数器 课程内容 4.1.1 触发器的基本概念和分类 定义 特点 分类 能够存储一位二进制数字信号的逻辑电路称为触发器 触发器输出有两种可能的状态：0、1 按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。 一个触发器可存储 1 位二进制数码 按触发方式分类：电平触发器、主从触发器、边沿触发器。 输出状态不只与现时的输入有关，还与原来的输出状态有关； 4.1 触发器 边沿触发 下降沿触发 低电平有效 2. 边沿触发 　　边沿触发是输出状态跟随CP脉冲的上升沿或下降沿时刻的输入信号变化。 ⒈ 电平触发 　　在CP脉冲电平有效期间，输出状态跟随输入信号变化而变化。 　　特征：在CP=1时，可多次翻转，有“空翻”现象。 4.1.2 触发器的常见触发方式 4.1 触发器 4.1.3 基本RS触发器由与非门组成的基本RS触发器 RD SD Q 1 1 保持原状态 0 1 0 1 0 1 1 0 0 0 同时变为1后不确定 4.1 触发器 基本RS触发器的特征方程： 约束条件 基本RS触发器的波形图： 4.1 触发器 4.1.4 JK触发器 特征方程 =J + JK触发器逻辑符号 4.1 触发器 4.1.5 D触发器 D触发器的特征方程：Qn+1=D D触发器常用于寄存器电路中 4.1 触发器 4.1.6 T触发器 T触发器的特性方程 4.1 触发器 4.1.7 T触发器 　　T′触发器没有专门的逻辑符号。其功能为每来一个CP脉冲，触发器输出状态就翻转一次，相当于将CP脉冲二分频。 特征方程：Qn+1 = 4.1 触发器 计数器：用以统计输入脉冲CP个数的电路。 计数器的分类： （1）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。 （2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。 4.2 计数器 （3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。 引申： 　　同步清零：不仅满足控制端条件，还需要时钟信号有效沿的配合。 　　异步清零：只需要满足控制端条件即可。 4.2 计数器 工作原理： 4个JK触发器都接成二分频器模式。 　　　　每来一个CP的下降沿时，FF0向相反的状态翻转一次； 　　　　每当Q0由1变0，FF1向相反的状态翻转一次； 　　　　每当Q1由1变0，FF2向相反的状态翻转一次； 　　　　每当Q2由1变0，FF3向相反的状态翻转一次。 4.2.1 异步二进制计数器 4.2 计数器 名称 型号 预置数 清零 十进制计数器 74LS160 同步 异步（立即） 74LS162 同步 同步 四位二进制计数器 74LS161 同步 异步（立即） 74LS163 同步 同步 4.2 计数器 74LS161及其真值表 4.2 计数器 　　D触发器组成的4位右移寄存器 　　右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。 4.2.3 移位寄存器 4.2 计数器 长沙二三三网络科技有限公司版权所有 THE END 谢谢 观看 长沙二三三网络科技有限公司版权所有 全国统一服务热线：4000-800-233