数字移相信号发生器设计.docVIP

数字移相信号发生器设计 摘要：本文介绍了基于FPGA芯片的直接数字频率合成器（DDS）的设计方法，并讨论了基于DDS技术的数字移相信号发生器的VHDL设计。本次设计采用相位累加器构成DDS控制电路，利用ROM存储正弦信号数据,再经过DA转换成波形输出。这种电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。这里用一个加法器作为相位调制器对ROM地址产生偏移量，用一个乘法器作为幅度调制器对ROM数据的变化。对于频率字、相位字、幅度字的输入采用一个数据分配器控制；同时对输出显示采用一个数据选择器控制。因为DDS的实现依赖于