实验三序列信号发生器与检测器设计.pdfVIP

______________________________________________________________________________________________________________ 实验三 序列信号发生器与检测器设计 一、实验目的 1．学习一般有限状态机的设计； 2．实现串行序列的设计。 二、设计要求 1． 先设计 0111010011011010 序列信号发生器； 2． 再设计一个序列信号检测器，若系统检测到串行序列 11010 则输出为“ 1”，否则输 出为“ 0”，并对其进行仿真和硬件测试。 三、实验设备 PC机， Quartue ⅱ软件，实验箱 四、实验原理 1、序列信号发生器 CNT 0000 0001 0010 0011 0100 0101 0110 0111 ZOUT 0 1 1 1 0 1 0 0 CNT 1000 1001 1010 1011