实验4多周期中央处理器和内存实验.pdfVIP

实验 4 多周期中央处理器和内存实验 。湘潭大学实验报告课程名称计算机原理与设计实验名称 _ _ _ _ _ _ _ _ _ _ _ _多周期中央处理器与内存实验 _ _ _ _ _ _ _ _ _ _ _ _页专业计 算机科学与技术课 _ _ _ _ _ _ _ _ _ _ _ _ 2 _ _ _ _ _ _ _ _ _ _ _ _同组名 称组学生编号 2015962138名称庄振南实验日期 _ _ _ _ _ 2016 . 11 . 02 _ _ _ _ _ _ _ _ _ _ _ _ 一、实验目的 1.透彻理解中央处理器指令系统的功能和工作原理； 2.掌握多周期中央处理器的工作原理和逻辑功能实现； 3.掌握用 Verilog HDL 语言设计多周期存储器的方法； 4.掌握多周期存储器的模拟实验验证和硬件测试两种调试方法。 5.通过观察和分析多周期 CPU 的运行情况，可以进一步加深我 们的理解。 二、实验要求 1.透彻理解中央处理器指令系统的功能和工作原理； 2.掌握