实验一位全加器设计.pptVIP

实验一位全加器设计 实验1 一位全加器设计 实验目的 掌握QuartusⅡ进行设计开发的具体步骤，以及重要的功能和使用方法。 实验内容与要求： 原理图设计一位全加器。 完成波形仿真和硬件验证。 实验步骤与结果 该文件夹被默认为工作库（Work Library）。例如：在D盘，建立一个文件夹FULLADD，即路径为D:\FULLADD。 （1）、打开QuartusⅡ8.0软件，进入开发环境界面。 （2）、选择File→New Project Wizard，进入新建工程对话框 （3）、单击Next，进入Add Files对话框 （4）、选择目标芯片的型号。 EDA综合实验箱上采用的可编程逻辑器件的型号是EP3C10E144C8，该型号属于CycloneⅢ系列。 （5）、添加第三方EDA工具 （6）、设置总结。用于确认设置。如果设置正确，则单击Finish，否则可单击Back返回重新设置。工程设置完成后，可在Project Navigator窗口Hierarchy栏看见新建的工程FULLADD。 用原理图进行半加器的设计 （1）、新建设计文件。 选择File→New进入新建文件对话框。可选择多种不同类型的设计输入文件，具体文件类型见表1-2。这里，我们选择Block Diagram/Schematic File。 （2）、进入图形编辑窗口，添加逻辑器件。 假设半加器h_add有两个输入端，分别是加数a和加数b，有两个输出端分别是求和端so和进位端co，则其真值表如表1-3所示。得出co=a AND b ；so= a XOR b。 双击图形编辑窗口空白处，可弹出Symbol对话框，如图1-12所示。在左上角的元件库中一共包含3个库：megafunctions（参数可设置宏功能模块库）、others（集合MAX+PLUSⅡ中的74系列芯片）、primitives（基本逻辑门）。我们可以选中primitives→logic来选择与门和异或门；也可以在name处直接输入名字。 需要两个输入信号a和b，选择primitives→pin→input；两个输出信号co和so，选择output。双击输入输出端口，改变输入输出信号名称，使其具有可读性， （3）、连接器件信号。将鼠标放在器件虚线边框处，鼠标变为十字，则可以拖动连接。完成后的半加器电路如图。 （4）、保存原理图设计文件。存放于D:\FULLADD文件夹下，文件名HALFADD，后缀名是.bdf。观察Project Navigator窗口的Files栏，可看见原理图文件。 直接启动全编译（Processing→Start Compilation）来自动完成整个编译工作。 编译前，将需要编译的文件设置成顶层实体。因为一个工程内可能有多个需要编译的设计文件（特别是层次型的工程设计，全加器以半加器为底层设计，有两个设计文件，一个是半加器，一个是全加器）。具体做法：选中Project Navigator窗口File栏，左键选中HALFADD.bdf文件，单击右键，选择Set as Top-Level Entity。在消息窗口中观察到设置信息。 如果在编译中发现错误，QuartusⅡ会在消息窗口中显示错误信息。通过阅读发现错误提示是“so的引脚名称已经存在”。双击红色Error栏，系统会帮助我们对错误定位，将与门输出引脚名称该为so。改正错误后，再次启动全编译。 通过编译后，必须对工程的功能和时序性质进行仿真测试，了解设计结果是否满足设计要求。仿真分为功能仿真和时序仿真，在全编译后进行仿真，已经包含设计的延时信息，属于时序仿真。 （1）、新建波形文件。File→New→Vector Waveform File。 （2）、设置仿真时间。Edit→End Time。 ? 通常设置的时间范围在数十微秒。然后可以通过View→Fit in Window选项将整个仿真窗口设置为完全显示仿真时间 （3）、添加仿真信号。 通过Edit→Insert→Insert Node or Bus菜单命令打开图1-21所示Insert Node or Bus 窗口。然后选择Node Finder按钮打开图1-22所示窗口。该窗口有一个过滤选项可以帮助我们过滤需要的信号的类型。如果我们需要输入输出信号，则选择Pins：all；如果我们需要观察内部寄存器，则可以选择Pins：allResgiters。在本例中，同学们可以选择Pins：all，然后单击List按钮，在左边的Nodes Found窗口就会列出半加器的所有输入输出信号。选中需要观察的信号，单击“”按钮，将信号放置于右边的Selected Nod