SOI抗辐射先进技术分析.docVIP

第 PAGE 第 PAGE 1 页 共 NUMPAGES 1 页 免责声明：图文来源网络征集，版权归原作者所有。若侵犯了您的合法权益，请作者持权属证明与本站联系，我们将及时更正、删除！谢谢！ SOI抗辐射先进技术分析 摘要:SOI以其独特的隔离埋层结构实现了器件、电路的全介质隔离，因此具有漏电小、电容小、免疫闩锁、响应快、功耗低等优点，在快速数字电路、抗辐射领域具有良好的应用基础。基于对SOI技术发展的前沿方案的介绍，探讨沟道应变技术以及薄埋层技术如何来优化PDSOI的浮体效应、自热效应，提高SOI的电路的速度，降低寄生效应以及功耗损失。SOI技术对现有成熟的CMOS技术具有很高的兼容性，发展可行性巨大，必将打破体硅的极限，引发硬件行业的重大革命。 关键词：SOI辐射；单粒子；总剂量；应变硅 1引言 在近四十年的时间中，主要CMOS技术参数发展趋势是基于Dennard经典等比例缩小原则。这一原则是集成电路制造技术中最有效的提升器件性能和降低能耗的方法。但随着器件特征尺寸减小，短沟效应、量子隧穿以及寄生效应等问题的出现使得传统微电子器件技术逐渐难以满足集成电路技术持续发展的需求，限制了集成电路的集成度、可靠性以及电路性能。SOI是一种三层结构的新型硅基半导体材料，通过绝缘层实现了器件和衬底的介质隔离，SOI具有以下的优点：①由于采用绝缘介质隔离，器件与衬底之间不存在电流通道，消除了体硅器件中常见的闩锁效应，提高了电路的可靠性；②具有良好的抗辐射特性；③减小了寄生电容，运行速度提高了20％～35%，器件功耗减小了35％～70%[1]；④抑制了衬底的脉冲电流干扰，减少了软错误的发生；⑤与现有的硅工艺兼容，可减少13%~20%的工序。自1970年代以来CMOS技术参数整体发展趋势如图1所示。 2SOI在抗辐射领域的应用 由于SOICMOS电路实现了完全的介质隔离，PN结面积小，不存在体硅CMOS技术中寄生的场区MOS管和可控硅机构，因此辐射产生的光电流可以比体硅CMOS电路小近三个数量级，使SOI电路在抗单粒子事件、瞬时辐射等方面有着突出优势。2.1单粒子事件（SEU）。当一个高能粒子入射到器件中的反偏的PN结耗尽区及下面的体硅区时，沿着粒子运行的轨迹硅原子被电离，产生电子空穴对的等离子体。沿这个轨迹附近PN结耗尽层发生短时塌陷并且使耗尽层电场的等位面变形，耗尽层变形区又称为“漏斗”。在SOI器件中，入射的粒子也将沿着它的轨迹使硅发生电离。然而，由于在有源区和衬底之间存在着隐埋绝缘层，只有那些在薄SOI顶部硅膜内产生的电子才能够被收集。一般情况下的抗辐射应用中，SOI硅膜厚度为150～300nm，因此，在硅中产生的电离化轨迹长度比值就是SOI在抗SEU的加固性能方面优于体硅器件的一级近似。能量粒子不同材料条件下的射入情况如图2所示。SEU的幅度是以线性能量转换（LET）为单位表示。定义为：其中，x为沿着粒子轨迹的直线距离，dW为粒子损失的并被硅吸收的能量，mv是硅的质量，LET常以MeV?cm2/mg为单位来表示。由SEU产生的电子-空穴对可以表示为：其中，w是产生一个电子-空穴对所必须的能量。在电子收集过程中，有可能会产生约1～10mA的SEU电流尖峰。由于SOI中收集电子的有效轨迹长度的减少，使得SOI器件中SEU电流尖峰比体硅器件中的小50倍（对约200nm的SOI膜而言）。SEU截面以每逻辑位的等效面积（cm2/位）为量度单位。该截面越小，器件对辐射就越不敏感。可以看出，在抗辐射强度方面，150nm厚的SOI器件比500nm厚的SOI器件提高了10倍，比体硅CMOS器件提高更多。2.2剂量率效应。在日辉或核爆炸事件中，在很短的时间间隔内淀积大剂量的电磁能量，这就会产生剂量率效应。剂量率单位是rad(Si)s-1。1rad(Si)辐射在硅中产生约4×103/cm3电子-空穴对。能量在短时间内就被吸收，会在器件的耗尽区中产生明显的光电流，产生的光电流可以表示为：式中，q为电子荷，Vdept是耗尽区的体积，g是载流子在硅中的产生常数，等于4.2×1013空穴-电子对/cm?rad(Si)s-1。在传统CMOS器件中，这一光电流会引起闩锁，对于SOI器件，由于实现了完全的介质隔离，不存在体硅CMOS技术中寄生的场区MOS管和可控硅结构，而且具有较小的PN结耗尽区体积，如图4所示。因此辐射产生的光电流比体硅CMOS电路小近三个数量级，有很强的抗瞬时辐射能力2]。2.3总剂量辐射效应（TID）。总剂量辐射效应是累积剂量的电离辐射效应，通常以γ表示总剂量。电离辐射在SiO2中形成空间电荷机制如下：电离辐射在SiO2中激发电子-空穴对，一部分会被SiO2中的