11_设计流程工具方法120527.pptxVIP

第8章 设计方法、流程和工具;本章概要;1 IC设计方法 制造能力与设计能力的差距;;1 IC设计方法 设计策略;1 IC设计方法 层次化设计:按设计内容层次化;1 IC设计方法 层次化设计:按设计域层次化; 系统级：系统技术规格和体系结构，C，FORTRAN，MATLAB 行为级：功能算法，数学模型（算法级，功能级），HDL RTL（Register Transfer Level）级：寄存器＋组合逻辑描述，HDL 门级：基本逻辑门级组件描述，网表 开关级：晶体管级，如CMOS倒相器由一个pMOS管和一个nMOS管构成，与非门/或非门则由2个nMOS管和一个pMOS管构成，电原理图 物理级：物理结构，纵向结构?实现工艺，横向结构?版图，工艺流程与版图;1 IC设计方法 RTL级;下一个层次可以调用上一个层次的单元，但不能够修改上一个层次单元的内容;1 IC设计方法 实例1:4bit 2:1MUX(1);1 IC设计方法 实例1:4bit 2:1MUX(1);基本门级实现;4位加法器在物理域的层次化设计;16位加法器完整版图;1 IC设计方法 实例3:三角波发生器(1);实例3: 三角波发生器(2);;层次化结构;2选1MUX（由反相器构成）;1 IC设计方法 可用性设计;1 IC设计方法 可重用设计:必要性;1 IC设计方法 可重用设计:要求;1 IC设计方法 IP核的来源;2 IC设计流程 IC开发流程;;2 IC设计流程 由底向上设计;流程 系统设计?行为设计?RTL级设计?逻辑综合（依赖EDA工具完成）?门级网表?工艺实现（依赖工艺库完成，ASIC和FPGA） 基于HDL语言，RTL之前与实现工艺无关，顶层设计可无微电子背景 特点 优点：整体把握好，顶层优化程度高，逐级仿真，及时修正，设计周期短，自动化程度高，资料可重用，适合超大规模系统设计（10万门） 缺点：依赖EDA工具，依赖底层工艺库，设计中大规模经济性不好;2 IC设计流程 基于标准单元的设计流程;2 IC设计流程 基于标准单元的设计流程(续1);2 IC设计流程 基于标准单元的设计流程(续2);能力与需求的折中 人力、研发成本、制造成本、周期、工具、灵活性等 性能与成本的折中 集成度、工艺、封装、测试、可靠性、速度、芯片尺寸、功耗等 不同层次的规格必须统一 层次：系统、子系统、板级、模块级、芯片级 规则：下层定义需服从上层定义，否则会导致严重的设计延误 顶层规格定义必须经过系统仿真;2 IC设计流程 规格定义的重要性;2 IC设计流程 综合的作用与分类;作用 将基于HDL描述的RTL级代码自动转换成特定约束条件下的门级网表 约束条件包括时序、面积、功耗等，其中时序最关键 流程 翻译（展平）：RTL描述→门级布尔描述 优化：化简布尔方程 映射：基于相应的工艺库，将优化的布尔描述映射为实际的逻辑电路 ;2 IC设计流程 逻辑综合:优化策略及工具;2 IC设计流程 时序收敛(Time Closure)问题;2 IC设计流程 物理综合;3 IC验证方法 验证的目的;动态验证 方法：输入外部激励输入信号到所设计的电路模型，判断它所产生的输出响应是否符合预期功能 特点：主要用于验证电路功能，难以找到完全的激励来覆盖电路的所有功能，而且较耗费时间 类型：电路仿真，逻辑仿真 静态验证 方法：分析电