CPU的主要功能是执行存放在主存储器中的程序即机器指令.pptxVIP

第3章 CPU原理;学习目标：;学习目标：;§ 3.1 算术逻辑运算部件ALU;§ 3.1.1 加法单元;用半加器构成全加器 （1）半加求和可用异或门实现： 半加和=AiOBi （半加器的逻辑式） 半加器又称为异或门 （2）全加器=两个半加，其逻辑式： Σi=AiOBiOCi C i+1=AiBi+(AiOBi)Ci 因逻辑门电路均存在延迟时间，全加器电路是一个延迟部件，其特性将影响全加器的速度。;§ 3.1.2 并行加法器与进位链结构;1. 基本进位公式： C i+1=AiBi+(AiOBi)Ci 2. 并行加法器的串行进位： （1）串行进位的并行加法器是将n个全加器串接起来，就可进行两个n 个位数相加。 （2）串行进位方式：是指相加的进位逐级形成的，每一级的进位直接依赖于前一级的进位。称为~（行波进位） ;（3）串行进位的延迟时间较长。 （4）串行进位的逻辑表达式：见教材P61。 3. 并行进位（先行进位，同时进位） （1）定义：同时形成各级进位信号的方法，称为~。 （2）采用并行进位的加法器的运算速度较快，但是以增加硬件逻辑线路为代价的。;§ 3.1.3 ALU举例;§ 3.2 运算方法§ 3.2.1 定点加减运算;2.补码加减运算： （1）补码加法运算： [X]补+[Y]补=[X+Y]补