《计算机组成原理》教学课件 第三章.pptx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
目录;;3.1.1 移位运算;算术移位运算的对象是有符号数,有符号数有原码、反码、补码等多种表示方法,左移或右移时,空位所补数字与表示方式及数据的符号有关。 因此,算术移位运算规则为:在移位过程中符号位保持不变,数值部分整体移位,移出的数位丢弃。;空位填补规则如表所示。由表可以得出:正数的原码、反码和补码的表示形式相同,故移位后出现的空位均补0。对于负数,由于原码、反码和补码的表示形式不同,故机器数移位时,对其空位的填补规则也不同。;(1);(3);例3-1;解;逻辑移位运算将操作数当作无符号数看待。逻辑移位运算规则为:逻辑左移时,高位移丢,低位补0;逻辑右移时,低位移丢,高位补0。;例如,若X则逻辑左移和逻辑右移的操作如图所示。;循环移位运算是将被移位数据的左右两端连接起来,形成闭合的移位环路。;例如,若X则循环左移和循环右移的操作如图所示。;;3.1.2 加减法运算;设[X]原 和[Y]原 ,在进行加减法运算时规则如下。;例3-2;补码加减法运算规则简单,易于实现。因此,计算机系统中普遍采用补码加减法运算。因减法运算可看作被减数加上一个减数的负值,即A?B=A+(?B),故在此将减法运算和加法运算合在一起讨论。;(1)补码加法运算;例3-3;例3-4;例3-5;(2)补码减法运算;例3-6;例3-7;当运算结果超过了数的表示范围时称为溢出。通常,称大于机器所能表示的最大正数为上溢,小于机器所能表示的最小负数为下溢。例如,在定点小数中,数的表示范围为|X|1,如图所示。;(1)直接判别法的判断方法;(2)进位判别法的判断方法;例3-8;(3)变形补码判别法;;例3-9;3.1.3 乘法运算;;原码一位乘法的运算规则为:;;例3-10;步数n;;Booth算法的运算规则为:;;;例3-11;步数i;3.1.4 除法运算;;求|Q|的不恢复余数法的运算规则为:;;被除数X,余数r;;;例3-12;被除数X,余数r;;3.2.1 加减法运算;;其操作过程可大体分为以下6步:;;;;因此,对阶操作规定使尾数右移,尾数右移后阶码做相应增加,其数值保持不变。显然,一个增加后的阶码与另一个阶码相等,增加的阶码一定是小阶。所以在对阶时,总是使小阶向大阶看齐,即小阶的尾数向右移位(相当于小数点左移),每右移一位,其阶码加1,直到两数的阶码相等为止,右移的位数等于阶差 E。;;;当运算结果出现M=00.0××…×或M=11.1××…×;当浮点加减法运算时;当浮点加减法运算时;;(1)就近舍入;(2)朝0舍入;(3)朝+∞舍入;(4)朝?∞舍入;例如,几个数值在不同舍入方法下的舍入结果如表所示。;;;浮点数的溢出是以其阶码的溢出表现出来的。在加减运算过程中要检查是否产生了溢出: 若阶码正常,加减运算正常结束; 若阶码溢出,则要对其进行相应处理。 另外,尾数的溢出也需要处理。;;例3-14;解;(1)求阶差并对阶;(2)尾数加减;(3)规格化并判断溢出;3.2.2 乘除法运算;乘积的尾数是相乘两数的尾数之积,乘积的阶码是相乘两数的阶码之和,具体计算过程如下。;(2)阶码相加;例3-15;解;;;商的尾数是相除两数的尾数之商,商的阶码是相除两数的阶码之差,其具体计算过程如下。;;;在计算机中,运算器承担了执行各种算术和逻辑运算的工作。运算器中最基本、最核心的部件是算术逻辑单元(ALU)。由于加、减、乘、除运算最终都能归结为加法运算,因此,ALU的核心应当是加法器。;3.3.1 加法器;;下表中列出了一位全加器进行加法运算的输入输出真值情况。;一位全加器逻辑符号如左图所示,其逻辑结构如右图所示。;;;设n位加法器的数据输入端为An…A2A1,Bn…B2B1,最低位的初始进位为C0,则各位的进位逻辑表达式为:;采用串行进位方式的加法器如图所示。;;并行进位的实现方法是,基于串行进位方式,消除各级进位之间的依赖关系。此时,可对串行进位的逻辑表达式采用代入方法,即可得到并行进位方式的各位的进位逻辑表达式:;如图所示即为4位并行进位电路的内部逻辑,可见,各个进位信号是独自形成的。;随着加法器位数的增加,Ci的逻辑表达式会变得越来越长,输入变量会越来越多,会使电路结构变得很复杂,所以完全采用并行进位是不现实的。因此,并行进位又衍生出分组并行进位和分级并行进位两种方式。;;利用4位的CLA电路以及进位产生/传递电路和求和电路可以构成4位的CLA加法器。用4个这样的CLA加法器,构成的16位分组并行进位加法器如图所示。;;Gi*称为组进位产生函数,Pi*称为组进位传递函数,这两个辅助函数只与Gi、Pi有关。以此类推,可以得到: C8=G2*+P2*G1*+P2*P1*C0 C12=G3*+P3*G2*+P3

文档评论(0)

实用电子文档 + 关注
实名认证
内容提供者

教师资格证持证人

该用户很懒,什么也没介绍

领域认证该用户于2023年04月18日上传了教师资格证

1亿VIP精品文档

相关文档