北京大学集成电路工艺流程简介.pptxVIP

集成电路制造工艺 北京大学;集成电路设计与制造的主要流程框架; 集成电路的设计过程： 设计创意 + 仿真验证;;集成电路芯片的显微照片;集成电路的内部单元(俯视图);沟道长度为0.15微米的晶体管; 50?m;N沟道MOS晶体管;CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。;;集成电路制造工艺;图形转换：光刻;正胶：曝光后可溶 负胶：曝光后不可溶;图形转换：光刻;三种光刻方式;图形转换：光刻;图??转换：刻蚀技术;图形转换：刻蚀技术;干法刻蚀;杂质掺杂;扩 散;杂质横向扩散示意图;固态源扩散：如B2O3、P2O5、BN等;利用液态源进行扩散的装置示意图;离子注入;离子注入系统的原理示意图;离子注入到无定形靶中的高斯分布情况;退 火;氧化工艺;氧化硅层的主要作用;SiO2的制备方法;进行干氧和湿氧氧化的氧化炉示意图;化学汽相淀积(CVD);化学汽相淀积(CVD);APCVD反应器的结构示意图; LPCVD反应器的结构示意图;平行板型PECVD反应器的结构示意图;化学汽相淀积(CVD);化学汽相淀积(CVD);物理气相淀积(PVD);蒸发原理图;集成电路工艺;作 业;集成电路制造工艺 北京大学;CMOS集成电路制造工艺;;形成N阱 初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷;;;;;形成N管源漏区 光刻，利用光刻胶将PMOS区保护起来 离子注入磷或砷，形成N管源漏区 形成P管源漏区 光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区;;;;;;;双极集成电路制造工艺;;制作埋层 初始氧化，热生长厚度约为500～1000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层;;;;;;;;金属化 淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线 合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450℃、N2-H2气氛下处理20～30分钟 形成钝化层 在低温条件下(小于300℃)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝化图形;隔离技术;PN结隔离工艺;绝缘介质隔离工艺;LOCOS隔离工艺;LOCOS隔离工艺;沟槽隔离工艺;接触与互连;几个概念 场区 有源区 栅结构材料 Al-二氧化硅结构 多晶硅-二氧化硅结构 难熔金属硅化物/多晶硅-二氧化硅结构;Salicide工艺 淀积多晶硅、刻蚀并形成侧壁氧化层； 淀积Ti或Co等难熔金属 RTP并选择腐蚀侧壁氧化层上的金属； 最后形成Salicide结构;集成电路封装工艺流程;各种封装类型 示意图; 集成电路工艺小结; 集成电路工艺小结; 集成电路工艺小结;作 业;9、春去春又回，新桃换旧符。在那桃花盛开的地方，在这醉人芬芳的季节，愿你生活像春天一样阳光，心情像桃花一样美丽，日子像桃子一样甜蜜。12月-2012月-20Monday, December 28, 2020 10、人的志向通常和他们的能力成正比例。20:52:1320:52:1320:5212/28/2020 8:52:13 PM 11、夫学须志也，才须学也，非学无以广才，非志无以成学。12月-2020:52:1320:52Dec-2028-Dec-20 12、越是无能的人，越喜欢挑剔别人的错儿。20:52:1320:52:1320:52Monday, December 28, 2020 13、志不立，天下无可成之事。12月-2012月-2020:52:1320:52:13December 28, 2020 14、Thank you very much for taking me with you on that splendid outing to London. It was the first time that I had seen the Tower or any of the other famous sights. If Id gone alone, I couldnt have seen nearly as much, because I wouldnt have known my way about. 。28 十二月 20208:52:13 下午20:52:1312月-20 15、会当凌绝顶，一览众山小。十二月 208:52 下午12月-2020:52December 28, 2020 16、如果一个人