- 1、本文档共10页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
课程教学大纲
《网络系统设计与实验》课程教学大纲
一、课程名称(中英文)
中文名称:网络系统设计与实验
英文名称:Network Systems: Design and Experiments
二、课程代码及性质
待定
专业选修课程
选修
三、学时与学分
总学时:80(理论学时:20学时,实验学时:60学时)
学分:5
四、先修课程
先修课程:《C语言程序设计》、《模拟电路与数字系统III》、《计算机网络》、《计算机网络实验》
五、授课对象
本课程面向通信工程、电子信息工程专业、启明学院信息类数理提高班学生、电信卓越计划实验班、全英文授课留学生通信工程专业开设。
六、课程教学目的(对学生知识、能力、素质培养的贡献和作用)
计算机网络是计算机技术和通信技术密切结合而形成的技术领域,是当今信息与通信工程学科的重要技术之一,兼具理论基础知识和工程实践密切结合的特点。本课程的教学设计和内容安排,培养学生具有设计一个通信系统、一个通信部件或一个通信过程的能力,建立以实践教学为主线的工科人才培养新模式。
本课程的教学目的与任务是:
1. 从系统观点,理解多种计算机网络面临的问题和挑战,应用基本原理、方法和工具,设计基本网络协议,并基于Xilinx Zynq嵌入式开发板,实现网络协议和系统;
2. 掌握基于ARM处理器的Xilinx Zynq嵌入式系统的配置和编程技术,掌握Xilinx Vivado等软件设计工具链,掌握软硬件协同设计方法;
3. 理解和掌握关键嵌入式系统技术,应用于网络系统设计和实现,包括Zynq片上系统设计方法,FPGA IP核设计方法,AXI接口,嵌入式Linux系统等;
4. 基于Xilinx Zynq嵌入式系统设计和实现数据链路层网络协议,应用软硬件协同设计方法,设计和实现交换机和路由器。
5. 了解软件定义网络技术的新发展和趋势,基于Xilinx Zynq嵌入式系统设计和实现软件定义网络原型系统。
七、教学重点与难点:
课程重点:Xilinx Vivado软件设计工具链,软硬件协同设计方法,基于Xilinx Zynq嵌入式Linux系统、嵌入式系统接口、FPGA IP核设计方法,驱动程序编程、中断程序编程、I2C控制器、软件定义网络技术
课程难点:
软硬件协同设计方法、嵌入式系统接口、FPGA IP核设计方法、驱动程序编程、中断程序编程、I2C控制器
八、教学方法与手段:
教学方法:讲授法,提问法,课堂讨论法,演示法,实验法
教学手段:采用电子教案,基于在线学习视频资源,实施混合式学习
九、教学内容与学时安排
理论部分:20学时,具体内容如下
(一)片上系统简介(教师课堂教学学时(4小时) + 学生实验学时(8小时))
教学内容:了解Xilinx Zybo Zynq-7000 ARM/FPGA SoC开发板系统架构和资源; 了解Xilinx Vivado软件工具链,理解软硬件协同设计方法。
学生实验1:使用Vivado创建嵌入式系统
学生实验2:基于Zybo开发板设计IP核
课后文献阅读:
ZYBO Reference Manual, 2014 (pdf)
The Zynq Book (pdf)
Zynq-7000 All Programmable SoC, Technical Reference Manual, 2015
AMBA? 3 APB ProtocoloC Overview
7 Series FPGAs SelectIO Resources, User’s Guide, 2015
AXI Reference Guide, Xilinx, 2012
课后作业和讨论:
(二)Vivado与Zynq-7000系列片上系统(教师课堂教学学时(4小时) + 学生实验学时(8小时))
教学内容: Vivado软件工具组成部分,Zynq-7000系列片上系统设计流程,Zynq XC7Z010-1CLG400C芯片结构,处理系统(PS)及输入/输出接口,编程逻辑(PL)及输入/输出接口,PS和PL的接口,内存地图,时钟生成方法。
学生实验3:基于Zybo开发板实现IP核
学生实验4:基于Zybo开发板编写应用软件
课后文献阅读:
Creating and Adding Custom IP, Zynq, Vivado 2014.2 Version, PPT
How to Use the Three AXI Configurations, Xilinx, PPT
Embedded System Design Flow on Zynq using Vivado, Xilinx University Program Workshop
AXI Reference Guide, UG761 (v13.4) January 1
文档评论(0)