微型计算机原理与接口技术第9章可编程外围接口芯片825.pptx

第9章 可编程外围接口芯片8255A及其应用;并行数据传输方式; 下图是典型的并行接口和外设连接的示意图。 从图中可以看到，并行接口左边是与CPU连接的总线，右边用一个通道和输入设备相连，另一个通道和输出设备相连，输入和输出都有独立的信号交换联络控制线。在并行接口内部用控制寄存器来寄存CPU对它的控制命令，用状态寄存器来提供各种工作状态供CPU查询，此外，还有供输出和输入数据用的输出数据锁存器和输入数据缓冲器。 并行接口的工作原理如下：  在输入过程中，当外设把数据送到数据输入线上时，通过“数据输入准备好”状态线通知接口取数。接口在把数据锁存到输入缓冲器的同时，把数据输入回答线置“1”，用来通知外设，接口的数据输入缓冲器“满”，禁止外设再送数据。 ;图 并行接口与外设连接示意; 并且把内部状态寄存器中“输入准备好”状态位置“1”，以便CPU对其进行查询或向CPU申请中断。在CPU读取接口中的数据后，接口将自动清除“输入准备好”状态位和“数据输入回答”信号，以便外设输入下一个数据。  在输出过程中，当数据输出缓冲器“空闲”时，接口中“输出准备好”状态位置“1”。在接收到CPU的数据后，“输出准备好”状态位复位。数据通过输出线送到外设，同时，由“数据输出准备好”信号线通知外设取数据。当外设接收一个数据时， 回送一个“数据输出回答”信号，通知接口准备下一次输出数据。 接口将撤消“数据输出准备好”信号并再一次置“输出准备好”状态位为“1”，以便CPU输出下一个数据。 ; 9.1 8255A的工作原理 8255A是Intel公司生产的一种可编程并行输入/输出接口芯片。它的通用性强，可以方便地和微机连接，用来扩展输入/输出口。8255A有3个8位并行端口，根据不同的初始化编程， 可以分别定义为输入或输出方式，共三种输入输出工作方式。以完成CPU与外设的数据传送。  9.1.1 8255A的结构和功能 8255A的内部结构如图所示。它由并行I/O端口、 控制电路、数据总线缓冲器和读/写控制逻辑等几个部分组成。  (1) 并行I/O端口A、B、C。 ;8255A的内部结构; A、B、C口都是8位的，可以选择作为输入或输出， 但在结构和功能上有所不同。A口含有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。B口含有一个8位数据输入锁存/缓冲器和一个8位的数据输入缓冲器（不锁存）。C口含有一个8位数据输出缓冲器和一个8位数据输入缓冲器（不锁存）。  当数据传送不需要联络信号时，这三个端口都可以用作输入或输出口。当A口、B口工作在需要联络信号输入、输出方式时，C口可以分别为A口和B口提供状态和控制信息。  (2) A组和B组控制电路。 8255A的三个端口在使用时分为A、B组。A组包括A口8位和C口的高4位，B组包括B口8位和C口的低4位。两组的控制电路中有控制寄存器，根据写入的控制字决定两组的工作方式， 也可以对C口的每一位置“1”或清“0”。; (3) 数据总线缓冲器。 数据总线缓冲器是三态双向8位缓冲器，是8255A与CPU数据总线的接口。数据的输入/输出、控制字和状态信息的传送， 都是通过这个缓冲器进行的。 由于8255A的数据总线是三态的，所以D0~D7可以直接与CPU的数据总线相连。  (4) 读/写控制逻辑。 8255A的读/写控制逻辑的作用是从CPU的地址和控制总线上接收有关信号，转变成各种控制命令送到数据缓冲器以及A组、B组控制电路，从而管理三个端口、控制寄存器和数据总线之间的传送操作。 ;图 8255A引脚; 8255A的引脚功能 8255A采用40脚双列直插式封装，下面分别介绍各个引脚的功能。  ? D0~D7： 双向三态数据总线。  RESET：复位信号，输入。当RESET端得到高电平后， 8255A复位。复位状态是控制寄存器被清零，所有端口（A、 B、 C口）被置为输入方式。  ? ： 片选信号， 输入。当 为低电平时，该芯片被选中。   ： 读信号， 输入。当 为低电平时，允许CPU从8255A读取数据或状态信息。  ; ：写信号，输入。当 为低电平时，