1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. matlab

001简单分频器的设计和测试_VerilogHDL建模与仿真.pdfVIP

  • 49
  • 0
  • 约2.03万字
  • 约 20页
  • 2021-07-31 发布于天津
  • 举报

001简单分频器的设计和测试_VerilogHDL建模与仿真.pdf

    建模与仿真标题文档编号版本页作者修改日期吴磊密级公开修改记录版本号作者描述修改日期吴磊审核记录姓名职务签字日期标题文档编号版本页作者修改日期吴磊密级公开目录修改记录审核记录目录关于本文目的术语列表相关文档概述实验描述额定完成课时入口工件出口工件常见问题及解决方法实验详细流程工程的建立简单二分频器及测试代码的建模在中使用进行行为和布局布线后仿真标题文档编号版本页作者修改日期吴磊密级公开关于本文目的本文描述了用描述一个简单简单时钟分频器并在工程中进行仿真的详细步骤术语列表术语定义定义缩写简写相关文档

    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 Verilog HDL 建模与仿真 （Lab1） 31 32 33 34 35 36 37 38 39 40 This is a controlled document. 4

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >