四人抢答器课程设计报告.docx

合伙投资协议书范本 电子技术课程设计 智力竞赛抢答器 姓名：郑亚林 班级： 08 级电子一班 学号： 200800800461 指导老师：李素梅 页脚内容 1 合伙投资协议书范本 四人智力竞赛抢答器 一、设计目的 1、掌握四人智力竞赛抢答器电路的设计。 2、熟悉数字集成电路的设计和使用方法。 3、掌握应用 Multisim 软件对电路的设计及仿真 二、设计任务与要求 1、设计任务 设计一个可供 4 名选手参加比赛的智力竞赛抢答器的数字电路。 间为 30 秒倒计时， 时间到时， 蜂鸣器会报警至主持人按下复位键。 设定答题时 选手抢答时， 数码显示选手组号，同时计分部分对应选手组别的发光二极管发光，在 30 秒内 答对时主持人按下加分键，给相应的组别加一分。 2、设计要求 (1)4 名选手编号为： 1， 2， 3， 4。各有一个抢答按钮，按钮的编号与选手 的编号对应，也分别为 J1， J2， J3， J4。 (2) 给主持人设置一个控制按钮 J5，用来控制系统清零（抢答显示数码管灭 灯）和一个加分按钮 J6，用来给同学加分，设定最高分为 9 (3) 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按 钮，该选手编号立即锁存，并在抢答显示器上显示该编号，封锁输入编码电路， 禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 (4) 抢答器具有定时 30 秒答题倒计时的功能。 当选手按下抢答按钮后， 开始 倒计时，显示器显示倒计时间，倒计时结束时，扬声器响，保持到主持人将系统 清零为止。 三、四人智力竞赛抢答器电路原理及设计 1、设计思路 抢答器整个系统可分为三个主要模块： 抢答鉴别模块、 计分模块、 答题倒计 时模块。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同 时用数码管把选手的编码显示出来， 对应加分模块的发光二极管也会发光。 当有 选手抢答成功后， 30 秒答题倒计时开始跑秒，若选手在规定的时间内答对题， 主持人按下 J6 给相应的选手加一分并且按下 J5，系统清零。 2、系统框图 抢答开始后， 当选手首先按某一开关键时， 可通过触发锁存电路被触发并锁 存， 在输出端产生相应的开关电平信息， 同时为防止其它开关随后触发而产生紊 乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码， 将触发器输出的数据转换为数码管需要的逻辑状态。 最后在显示电路中显示出所 页脚内容 2 合伙投资协议书范本 按键选手的号码。 若有多个开关同时按下时， 则在它们之间存在着随机竞争的问 题，结果可能是它们中的任一个产生有效输出。如图 1. CLR 1 组别显示 抢 答 2 鉴 别 3 电 路 4 计分 ADD 电路 分 数 倒计时 电路 图 1 系统框图 3、单元电路设计及元器件选择 （1）抢答电路 电路如图 2 所示。 该电路完成两个功能： 时间 显示 一是分辨出选手按键的先后， 并锁 定 74LS175的功能真值表即优先抢答者的编号，同时译码显示电路显示选手编 号；二是要使其他选手随后的按键操作无效。 图 2 抢答电路 页脚内容 3 合伙投资协议书范本 其工作原理为： 本电路采用 74LS175四上升沿 D 触发器， ～CLR为清除端 （低 电平有效）由主持人控制按键 J5 控制。选用该芯片的三个输入与输出（见图 2） 开始时，输入端 1、 2、 4 分别接低电平， J3 通过两个二极管 D1、 D2 接到输 入 1 和 2 端，因此，当 J3 按下时输出 1 和 2 均为高电平，为十进制的 3，通过 数码管便可显示抢答的组别。当主持人按下 J5 时， 74LS175的清零端为低电平， 使其被强制清零，输入的抢答信号无效。开始时 74LS175 的清零端接高电平， 74LS175正常工作，四个 Q非端与在一起为高电平，再和输入的时钟脉冲信号一 起给 74LS175 脉冲端，当有人抢答时，输出有一个为高电平， 74LS21输出为低 电平， 没有脉冲信号输入， 因此 74LS175被锁定， 从而使得其他选手按键的输入 信号不会被接收。 这就保证了抢答者