第二章AMBA原理与IP包装(Wrapping)流程.pptx

AMBA原理與IP包裝(Wrapping)流程General Systems LAB/系統晶片實驗室國立高雄第一科技大學 陳朝烈 教授崑山科技大學 吳俊慶 鄭宇良目錄AMBA簡介AMBA系統架構圖 …………………………………………………… 4各種不同晶片匯流排之比較 ……………………………………… 5ASB Bus使用條件…………………………………………………… 6AHB Bus使用條件…………………………………………………… 7APB Bus使用條件…………………………………………………… 8AHB介紹與包裝AMBA AHB signals 簡介…………………………………………… 10典型匯流排連接方式 ……………………………………………… 13AHB操作原理………………………………………………………… 14AMBA Wrapper ……………………………………………………… 15BUS權限轉換波形圖………………………………………………… 16AHB實例：將DATA存入記憶體……………………………………… 17目錄IP WrapperMaster IP Wrapper之FSM ………………………………………… 21Slave IP Wrapper之FSM…………………………………………… 24模擬波形圖模擬說明 …………………………………………………………… 28模擬一 ……………………………………………………………… 29模擬二 ……………………………………………………………… 30模擬三 ……………………………………………………………… 31AMBA簡介2.1.1 AMBA系統架構圖ARMArbiter/DecoderDMALCDControllerAHB Bus or ASB BusTimer0/1/2GPIOUARTBridgeAPB Bus2.1.2 各種不同晶片匯流排之比較OPBPLBAPBASBAHBPIbusPIbus2支援頻寬(bit)8，16，328，16，24，32328，16，322n(n=3~10)8，16，328，16，24，32，64最高頻寬(cycle)1byte2byte4byte4byte128byte1byte1byte特性低速低功率高效率高頻寬低速低功率高速高效能高速高效能高速高頻寬高速高頻寬時序準則百分比百分比時序圖時序圖時序圖早，中，晚早，中，晚時脈同步是是是(正緣)是(負緣)是(正緣)是(正緣)是(正緣)匯流排多工器多工器多工器三態電路多工器三態電路三態電路中斷否否否否否否否分離式資料傳輸否否否否是是是仲裁者是是否是是是是連續資料傳輸是是否是是是是AMBA Bus2.1.3 ASB Bus使用條件 ASB匯流排為舊版的高速(系統)匯流排，現在幾乎都被AHB取代，因為ASB是負緣觸發，而電路設計中，正緣觸發技術比較純熟，且一般特定應用積體電路程式庫(ASIC library)在正緣觸發的正反器設計通常有較佳的表現等，所以現在較常見的匯流排為AHB及APB。2.1.4 AHB Bus使用條件 有多個MASTER，而且都為高效能的IP，常見的有處理器或DMA控制器等。2.1.5 APB Bus使用條件 APB匯流排用於連接速度較慢的系統模式和頻寬較低的外接設備，將功率消耗降至最低，並減低介面之複雜性。因所有匯流排訊號都與時脈訊號有關，可以使用時脈頻率較低(低於AHB)之匯流排。AHB介紹與包裝2.2.1 AMBA AHB signals 簡介Master：HADDR：32bit的位址匯流排HWRITE：讀寫控制線，1為寫入、0為讀取HWDATA：32bit的寫入資料匯流排HTRANS：2bit的狀態訊號，01為忙碌、10為第一筆資料HBUSREQ：向仲裁者要求使用匯流排的訊號腳2.2.1 AMBA AHB signals 簡介Slave：HREADY：匯流排轉讓訊號，1為處理完成、0為需再延 遲1cycleHRESP：2bit的處理狀態，00為完成、01為錯誤、 10為再試HRDATA：32bit的讀取資料匯流排2.2.1 AMBA AHB signals 簡介Decoder：HSEL：Slave選擇訊號，依據位址解碼，選擇一個特 定的SlaveArbiter：HGRANT：匯流排使用權之選擇訊號，1為允許使用匯 流排、0為禁止使用ArbiterHADDRSlave#1HWDATAHADDRHRDATAMaster#1HWDATAHRDATAAddress control muxHADDRSlave#2HWDATAHADDRHRDATAMaster#2HWDATAHRDATAHADDRSlave#3HWDATAWrite data muxHADDRHRDATAMaster#3HWD