2021年SSI组合逻辑电路设计实验报告.docxVIP

2021年SSI组合逻辑电路设计实验报告 2021年SSI组合逻辑电路设计实验报告 PAGE / NUMPAGES 2021年SSI组合逻辑电路设计实验报告 华中科技大学 《电子线路设计、 测试与试验》试验汇报 试验名称: SSI组合逻辑电路设计试验（软件） 院（系）: 自动化学院 试验成绩: 指导老师: 汪小燕 年 4 月 24 日 一.试验目 掌握用SSI（小规模数字集成电路）实现简单组合逻辑电路方法。 掌握简单数字电路安装于调试技术。 深入熟悉数字万用表、 示波器等仪器使用措施。 熟悉用Verilog HDL描述组合逻辑电路方法, 以及EDA仿真技术。 二.试验元器件 芯片 74HC00 2片, 74LS04 一片; 若干导线,计算机; QuartusⅡ9.1 集成开发环境; 面包板; 可编程器件试验板; 专用在系统编程电缆。 三.试验原理及参考电路 组合逻辑电路设计步骤 组合逻辑电路设计步骤以下图, 先依据实际逻辑问题进行逻辑抽象, 定义逻辑状态含义, 在根据给定事件因果关系列出逻辑关系真值表。然后用给定器件实现简化后逻辑表示式, 画出逻辑电路图。 QuartusⅡ9.1 在设计好电路以后, 就能够依据设计电路, 就能够在QuartusⅡ9.1 集成开发环境下, 经过Verilog HDL语言编程, 然后生成对应波形文件实施仿真, 最终再把程序下载