《数字电子技术基础简明教程》(第3版)教学课件 CH1 CH14.PPT

《数字电子技术基础简明教程》(第3版)教学课件 CH1 CH14.PPT

  1. 1、本文档共38页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1.4 EDA技术的基础知识;;[例1.4.1] 2 输入与门的实体说明。;2. 结构体;ARCHITECTURE 结构体名 OF 实体名 IS [结构体说明语句] BEGIN [功能描述语句] END 结构体名; ;3. 库、程序包和配置;(2) 程序包;(3) 配置;[例1.4.3] 配置语句举例; 实体equ2拥有三个结构体: equation 、con_behave 、 seq_behave,可以用配置语句选择与实体对应的结构体。 如选用结构体con_behave,可用以下语句实现:;二、VHDL的数据对象和数据类型;[例1.4.4] 常量定义举例;(3)信号;数据类型;(5)布尔数据类型(BOOLEAN);(8)STD_LOGIC数据类型;二、VHDL的操作符和表达式;(2)逻辑操作符和逻辑表达式;(3)关系操作符和关系表达式;二、VHDL基本语句;1.顺序描述语句;格式二:;语法格式:;SIGNAL s:STD_LOGIC_VECTOR (1 DOWNTO 0); … CASE s IS WHEN“00”=z=a; WHEN“01”=z=b; WHEN“10”=z=c; WHEN“11”=z=d; WHEN OTHERS=z=‘X’; END CASE;;无条件LOOP语句语法格式:;abcd: WHILE (i10) LOOP sun:=i+sum; i=i+1; END LOOP abcd;;(7)EXIT语句;函数定义语句的语法格式:;FOUNCTION min(x,y:INTEGER) RETURN INTEGER IS BEGIN IF xy THEN RETURN x; ELSE RETURN y; END IF; END min;; 过程的参数可以为IN、OUT和INOUT方式,在进行参数说明时除了说明其名称、数据类型,还要说明其端口方式。;PROCEDURE swap(data: INOUT data_array; low,high:in integer) IS VARIABLE tmp: data_element; BEGIN IF (data(low) data(high)) THEN tmp:= data(low) ; data(low) := data(high); data(high) := tmp; END IF; END swap;;1.并行语句;ARCHITECTURE connect OF mux IS SIGNAL tmp1, tmp2, tmp3:BIT; BEGIN BLOCK BEGIN tmp1 = d0 AND not sel; tmp2 = d1 OR (not sel); tmp3= tmp1 OR tmp2; q = tmp3; END BLOCK; END connect;;(2)进程语句(PROCESS);目标信号=表达式;;目标信号 = 表达式1 when 赋值条件1 else 表达式1 when 赋值条件1 else …… 表达式n ;;with 选择表达式 select 目标信号 = 表达式1 when 选择值1, 表达式2 when 选择值2, …… 表达式n when 选择值n; ;;(4)并行过程调用语句

文档评论(0)

实用电子文档 + 关注
实名认证
内容提供者

教师资格证持证人

该用户很懒,什么也没介绍

领域认证该用户于2023年04月18日上传了教师资格证

1亿VIP精品文档

相关文档