原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验二组合逻辑电路的模型实验一实验目的掌握组合逻辑和时序逻辑电路的设计方法掌握组合逻辑电路的静态测试方法加深设计的过程并比较原理图输入和文本输入的优劣了解通用同步计数器异步计数器的使用方法理解积分分频器的原理二硬件要求拨位开关主芯片显示模块三实验原理译码器是输入数码和输出数码之间的对应关系也就是说输入码和输出码之间的对应表这应该算是设计译码器的必须条件译码器常用来做码和码之间的转换器也常被用于地址总线或用作电路的控制线例如下面为常见的译码器的真值表实验中可根据需要为译码器加入使能控制脚一般的分频
实验二 组合逻辑电路的 VHDL 模型实验
一、实验目的
1、 掌握组合逻辑和时序逻辑电路的设计方法。
2、 掌握组合逻辑电路的静态测试方法。 加深 FPGA 设计的过程， 并比较原理图输入和
文本输入的优劣。
3、 了解通用同步计数器，异步计数器的使用方法。
4、 理解积分分频器的原理。
二、硬件要求
拨位开关、 FPGA主芯片 EP1K30QC208 、 LED 显示模块
三、实验原理
译码器是
文档评论（0）