原创力文档- 17
- 0
- 约2.49千字
- 约 4页
- 2021-08-22 发布于天津
- 举报
用语言写的三分频电路上升沿触发的分频设计定义输入端口定义输出端用语言写五分频电路占空比为
用 Verilog 语言写的三分频 电路
// 上升沿触发的分频设计
module three(clkin, clkout);
input clkin;// 定义输入端口
output clkout;// 定义输出端 ?
reg [1:0] step1, step;
always @(posedge clkin)
begin
case (step)
2b00: step=2b01;
2b01: step=2b10;
2b10: step=2b00;
default :
文档评论（0）