数字逻辑复习.pptVIP

逻辑代数 基本概念：逻辑状态、逻辑变量、逻辑电路、逻辑代数、真值表、逻辑表达式、卡诺图、时间图 逻辑代数的基本定理及规则 逻辑函数的标准形式：最小项与最大项 函数的化简： 代数法：常用公式、配项法 卡诺图法： 对应的或与式化简 利用无关项化简 多输出化简 组合逻辑 组合逻辑电路的特点 逻辑门电路的逻辑符号及外部特性 基本逻辑电路：简单门电路、复合电路 异或和同或 逻辑门电路的性能指标：输出高低电平、扇入和扇出、平均延迟时间、功耗 门的标准符号和等效符号 逻辑函数的实现： “与非”、 “或非”、 “与或非”、 “异或”门实现逻辑函数基本运算 组合电路分析 组合电路设计 组合电路中的竞争与险象 时序电路（1） 时序电路概述 特点 电路图结构（次态逻辑、状态存储器、输出逻辑） 分类：同步与异步、脉冲输入与电平输入、Mealy型和Moore型 时序电路的描述方法：状态表、状态图 （Mealy型和Moor） 存储元件 —— 触发器 基本R-S触发器、时钟控制 R-S 触发器、D 触发器、J-K 触发器、T触发器 ：功能表、次态方程、逻辑符号 维持阻塞D触发器：前沿触发 主从J-K 触发器：前沿采样，后沿定局 时序电路（2） 同步时序电路的分析方法 列表法 代数法 重点：列出激励函数及输出函数表达式 时序电路（3）——同步时序电路的设计（1） 建立原始状态图和状态表：正确、初态、对每种输入组合的考虑 状态化简求得最简状态表 完全给定：寻找等效对(观察法、隐含表法)、最大等效类 不完全给定：寻找相容对（隐含表）、最大相容类（合并图）、选择最大相容类集合（覆盖闭合表） 状态编码求得二进制状态表 相邻状态分配法：规则I、II、III，得到状态之间的相邻关系； 出现最多的次态所对应的现态二进制编码全为 0 选择触发器 触发器的激励表（时钟控制 R-S 触发器、D 触发器、J-K 触发器、T触发器 ）=激励函数、输出函数 画出逻辑电路图 时序电路（4）——同步时序电路的设计（2） 电路“挂起”现象的判别 根据激励函数给出无效状态的次态 做状态图，判断是否存在挂起 输出：无关项全部为0 * *