宁波大学（博士）专业课真题2606高级数字系统设计B 2015年.pdfVIP

宁波大学2015年攻读博士学位研究生 (B ) ) 入 学 考 试 试 题 卷 (答案必须写在答题纸上 考试科目: 高级数字系统设计 科目代码： 2606 适用专业: 微纳信息系统 一、（20分）利用HDL语言设计下图所示的74LS151多路器。 20 LPM ROM HDL 0.1Hz DDS 二、（ 分）利用 — 和 设计一个频率分辨率小于 的 正 弦信号发生器，ROM采用256×8bit，频率控制字M为10位。 试给出：1. 相位累加器的最少位数，时钟频率，最高输出频率。 2. 画出电路结构框图。 3. 如果要提高输出频率应如何修改设计？ 三、（20分）用DSPBuilder设计m序列发生器，m序列发生器的特征方程为： 4 5 6 8 1+X+X+X+X 。画出设计模型。 20 VHDL 四、（ 分）用 有限状态机设计控制器电路，控制器状态转换图如图所示。 第 1 页 共 2 页 宁波大学2015年攻读博士学位研究生 (B ) ) 入 学 考 试 试 题 卷 (答案必须写在答题纸上 考试科目: 高级数字系统设计 科目代码： 2606 适用专业: 微纳信息系统 五、（20分）分析如下VHDL所描述的电路，画出电路状态转换图，写出语句 （1）、 （2）的功能和文件全名。 LibraryIEEE; useieee.std_logic_1164.all; ENTITYmachineIS PORT( clk，A，reset: IN STD_LOGIC; output: OUT STD_LOGIC); ENDmachine; ARCHITECTUREaOFmachineIS TYPE STATE IS (S0,S1,S2); SIGNALcurrent_st,next_st: STATE; BEGIN PROCESS(clk,reset) BEGIN IFreset=0 THEN current_st=S0; ELSIFclkEVENTANDclk=1THEN ——— （1） current_st=next_st; ENDIF; END PROCESS; PROCESS(A,current_st) BEGIN CASEcurrent_stIS WHENS0=IFA=0THEN next_st=s1; Else next_st=s2; ENDIF; WHENS1=IFA=1THEN next_st=s2; Else next_st=s0; ENDIF; WHENS2=IFA=0THEN next_st=s0; Else next_st=s2; ENDIF; WHENOthers= next_st=s0; ――― （2） ENDCASE; ENDPROCESS; output=1WHENstate=s2 E