字符液晶显示的CPLD实现.docxVIP

字符液晶显示的CPLD实现 目 录 1 前言 1 2 总体方案设计 2 2.1 设计方案一 2 2.2设计方案二 2 2.3 设计方案三 3 2.4 方案比较 4 2.5 方案选择 4 3 单元模块设计 5 3.1 电源电路 5 3.2 时钟电路 6 3.3复位电路 6 3.4 液晶显示电路 7 3.5 JTAG下载电路 9 3.6 电源滤波电路 10 3.7 I/O口引出电路 10 4 特殊器件介绍 11 4.1 CPLD器件介绍 11 4.2 HS162液晶器件介绍 12 4.3 EPM570T144C5器件介绍 13 5 最小系统原理 14 6软件实现 15 7 系统仿真及调试 21 7.1 仿真 21 7.2 调试 23 8 总结与体会 24 9 致谢 25 10 参考文献 26 附录1：系统原理图 附录2：系统PCB图 1 前言 EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。 硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。 目前的EDA产业正处在一场大变革的前夕，对更低成本、更低功耗的无止境追求和越来越短的产品上市压力正迫使IC供应商提供采用0.13μm或以下的千万门级的系统芯片，而这些系统芯片的高复杂性设计更加依赖于EDA供应商提供全新的设计工具和方法以实现模拟前后端、混合信号和数字电路的完全整合。然而，这些新的需求为当代EDA工具和设计方法带来了不少新的挑战与机会。例如，如何在工艺上防止模拟电路与数字电路之间的干扰；现有的大部份EDA工具最多只能处理百万门级设计规模，随着IC设计向千万门级以上规模发展，现有EDA工具和方法必须进行升级。如何融合各EDA供应商的工具，以便向IC设计界提供更高效能和更方便的RTL-to-GDSII或Conc-ept-to-GDSII整合设计环境；为保证深亚微米(0.13μm或以下)和更低内核工作电压(1.8V或以下)时代的信号完整性和设计时序收敛，必须采用新的设计方法。 本设计利用CPLD控制字符液晶实现字符的显示。字符液晶由液晶显示器和专用的行，列驱动器，控制器及必要的连接件装配而成，可显示数字和英文字符。由CPLD作为控制芯片，通过VreilogHDL硬件描述语言设计，运用自顶而下的设计思想，按功能逐层分割实现层次化的设计。然后通过quartusⅡ软件进行仿真验证。 2 总体方案设计 2.1 设计方案一 由单片机AT89S52来实现字符液晶显示。 图2-1 利用单片机实现液晶显示硬件原理图 方案一的原理简述：该方案是用单片机AT89S52来实现字符液晶显示。通过编程实现对单片机的控制，显示出想要显示出来的字符。 2.2设计方案二 采用FPGA 器件实现液晶显示。 晶振 晶振 RS485 电源 FPGA 电平转换 列驱动器 电平转换 行驱动器 LCD PC 图2-2 FPGA液晶显示的框架结构图 方案二的原理简述：FPGA主要是指采用四输入查找表(LUT4)的基于SRAM的器件，因为SRAM是挥发的，掉电丢失数据，所以FPGA需要外部配置ROM，上电的时候，从外部的ROM把FPGA的配置数据导入到FPGA芯片内部后工作。具有SRAM的FPGA采用标准的CMOS制造工艺，可以随着最新的工艺而更新还代，给用户带来了实惠；衡量FPGA容量的一个基本指标是逻辑单元(Logic cell或者Logic element),由一个可编程得LUT4和一个可编程的DFF组成，LUT4完成组合逻辑功能，而DFF用来实现时序功能。FPGA的容量从几千的逻辑单元到几十万的逻辑单元不等。如Altera的Cyclone/II/III和Stratix/II/II系列芯片，Xilinx Spartan3/3E/3A/3AN和Virt