电子数字钟设计与制作.docxVIP

电子数字钟设计与制作 电子数字钟设计与制作 PAGE / NUMPAGES 电子数字钟设计与制作 电子数字钟的设计 与制作 学院（系）： 专业班级 ： 姓 名 : 学 号 ： 指导教师 ： 设计日期 ： 《模拟电子技术基础》课程设计任务书 自动化、电气工程及其自动化合用 设计题目（可自选） 八、电子数字钟的设计与制作 要求：（ 1）带 5V 稳压电源（电源形式不限） ； 2）用 LED 管显示时、分、秒； 3）（选做）增添部分扩展功能 (如准点报时、准时闹钟等 )； 目录 1 附课程任务设计书 1 系统概括 2.1 数字钟的基来源理 3 2.2 原理图 3 单元电路设计与剖析 3.1 振荡器电路 4 3.2 秒计数和分计数电路 5 3.3 时计数电路 6 3.4 显示电路 7 3.5 校时电路 8 3.6 整点报时电路 9 3.7 准时闹钟电路 10 4 系统电路总图 4.1 不带准时闹钟的设计图（手绘）———————————————————— 4.2 带准时闹钟的总设计图（打印版）—— 5 设计总结 13 附录（元器件种类及数目） 14 参照文件 15 2.1 数字钟的基来源理 数字电子钟主要由信号发生器、“时、分、秒”计数器、 LED数码管、校 时电路等构成，有些附加了整点报时、准时闹钟等功能。工作原理为时钟源 ( 振荡 ) 用以产生稳固的脉冲信号，作为数字时钟的时间基准，要求振荡频次为1HZ， 为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采纳60 进制计数 器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采纳 60 进制计数器，每累计 60 分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采纳 24 进制计数器，能够实现 24 小时的累计。 LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分”显示数字进行校订换整。附加功能如整点报时功能能够在时钟 靠近整点时鸣叫提示，准时闹钟能够实现时钟在设准时辰鸣叫报时提示等 2.2 原理框图 时 LED 数码管 分 LED 数码管 秒 LED 数码管 时计数电路  分计数电路  秒计数电路 时 校时电路 秒脉冲发生电路 准时闹 准时显示器电路 钟电路 整点报时电路 1 3.1 振荡器电路 多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。 “多谐”指矩形波中除了基波成格外， 还含有丰富的高次谐波成分。 多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换， 由此产生矩形波脉冲信号，常用作脉冲信号源实时序电路中的时钟信号。要求精准的时钟源是经过石英晶体振荡器还有分频器构成，考虑到设计难易成度，本电 路采纳 555 准时器（ LM555CN ）实现多谐振荡，需要 R1，R2 和电容，并接 +5V 的直流电源。 2 振荡周期： T=0.69(R1+2R2)C 此中当 R1=5K，，C=100uF 时， 3.2 秒和分计数电路 “秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数 器和一级六进制计数器连结构成，如图 3 所示，是采纳两片中规模集成电路 74LS90N 串接起来构成的“秒” ，“分”计数器。 图 3 由图 3 可知，U1 是十进制计数器，U1 的 QD 作为十进制的进位信号， 74LS90N 计数器是十进制异步计数器，用反应清零法来实现十进制计数， U2 和与门 74LS08N 构成六进制计数。 74LS90N 是在 CP 信号的降落沿触发下进行计数， U2 QA 和 QC 相与 0101 的降落沿，作为“分（时） ”计数器的输入信号。 U2 的输出 0110 高电平 1 分别送到计数器的 R01、R02 端清零，74LS90N 内部的 R01、R02 与非后清零而使计数器归零，达成六进制计数。因而可知， U1 和 U2 串接实现了 六十进制计数。分计数器和秒计数器构成状况相同，同为上述电路。 3.3 时计数电路 “时”计数为 24 进制的，在本设计中 24 进制的计数电路也是由 两个 74LS90N 构成的二十四进制计数电路，如图 4 所示。 图 4 由图 4 看出，当“时 ”个位 U5 计数器输入端 A （14 脚）到达第 10 触发信号时， U5 计数器清零，进位端 QD 向 U6“时”十位计数器输入进位信号，当第 24 个“时”（来自“分”计数器输出的进位信号脉冲抵达时 U5 计数器的状态位“ 0100”， U6 计数器的状态为“ 0010”，此时“时”个位计数器的 QC,和“时”十位计数器的 QB 输出都为“ 1”，相与后为“ 1”。把它们分别送入 U5 和 U6 计数器的清零端