- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
分布式系统
笫一章分布式系统概述
1? 一个有 256 个 CPU 的多计算机系统被组织成 16X16 的网格。在最坏的情况尺 - ?条消息的传输延迟为多少? ( 以跳为单位 )
假定路由是最优的 . 那么最长的优化 ( 理想 ) 路径是从网格的一 ? 角到相对的 ?角,即沿着对角线的路径。这个路径的长度是 3() 跳。 如果在
单行或单列上的终端处理器是互联起來的,那么路径长度变成 15^
2? 考虑一 256 个 CPU 的超立方休 . 在最坏的情况下,一个消息延迟是多少? ( 以跳为单位 )
对于 256 个 CPU 的超立方体,每个节点有一个二进制地址 . 范围从 OOOOOO(M) 到 ?从一个机器到另一个的一 ?跳,耍改变二进
制地址中的一位 , 因此地址从 变到就是一跳 , 从到 0(X)00011 又是另外一跳。因此总共需耍八跳。
3? 一个冬计算机系统有 4096 个 50-MIPS 的 CPU, 通过 omega 网络连接到内存。为了使一个内存请求能在 - ?条指令的时间内到达内存 并返回结
果. 转换的速度需要有影快?
5O-MIPS=5 纳秒 . 需耍【 ( 4096 的对数 ) =12 】层开关 . 就有这么卷延迟 ?因为有来回 . 所以乘以 2. 转换速度就是 5/24=0.208 纳秒。
4 ?一台试验文件服务器由于错误的原因 . 3/4 的时间正常工作 , 1/4 的时间由于故障停止工作。为了达到 99% 的可用性,这一文件服务誥 需耍复
制多少次?
设 k 是服务器的数则由题意知 (l/4)k0.01 ? 这是最坏的情况 . 即所有的服务器都出故障的时间至名为 1% 的时间的情况。这 k = 4 。
5 ?假设有一个包含 m 个待编详文件的大源程序。这个编译工作将在一个拥有! 1 个处理器的系统上进行 . 其中: n? m 。希望这种方法 的速度嚴
好达到单处理器的 m 倍。哪些因素导致实际的速度达不到该值?
答:可能由于总线容量限制从而引起总线过载,或者交换开关延时。
6? 举例说明名核并行计算机的结构和性能计算方法。 ( 网上找的答案 . 参考 )
多核并行计算机的结构
多核即在一 ? 个单芯片上而集成两个捷至更多个处理器内核 . 其中每个内核都有自己的逻辑单元 . 控制单元 . 中断处理器、运算单元 , - 级
cache. 二级 cache 共享或独有 . 其部件的完整性和单核处理器内核相比完全一 ?致。片上多核处理器 (CMP) 是将多个计算内核集成在一 个片处埋器
芯片中 . 从而提高计算能力。每个微处理器核心实质上都是 ?个相对简单的单 ?线程微处理誥或者比较简单的冬线程微处理器 . 这样多个效处理器
核心就可以并行地执行程序代码 . 因而具有了较高的线程级并行性。由于 CMP 采川了相对简单的微处理蛊作为处理器核 心?使得 CMP 具有高主
煉 设计和验证周期短 . 控制逻辑简单、扩展性好 . 易于实现 . 功耗低 . 通信延迟低等优点。此外 . CHP 还能充分 利用不同应用的指令级并行和线程
级并行,具有校高线程级并行性的应用町以很好地利用这种结构來提高性能。按照内核的对等与否, CMP 可分为同构多核和异构多核。计算内
核相同,地位对等的称为 同构参核役同构 CHP 人务数山通用的处理器组成 . 零个处理器执行和同 或者类似的任务。计算内核不同,地位不对
等的称为“异构多核”,异构多核多采用“主处理核 +协处理核”的设计。
C5IP 处理器山多个 CPU 核心组成 . 每个核心执行%自的程序代码 . 但是 CMP 处理器的冬 CPU 核心执行的程序之间耍进行数据共享和同 步 .
所以硬件结构必须支持核间通信。高效的通信机制是 CHP 处理器
文档评论(0)