电子行业常用时序集成电路及其应用.pptx

第五章 常用时序集成电路及其应用 ;第一节 计数器;; 四位二进制同步计数器;一、四位二进制同步计数器;（一）四位二进制同步计数器74161 ;74161外引线功能端排列图 ;用VHDL实现74161 ;（二）四位二进制同步计数器74163 ;;连接成任意模M 的计数器;Q0;例2: 同步预置法设计 M=24 计数器。;连接成任意模M 的计数器;例3: 分析图示电路的功能。;连接成任意模M 的计数器;;例5：用VHDL语言设计多次预置的十进制电路。;ARCHITECTURE COUNT10_ARC OF COUNT10 IS; BEGIN PROCESS VARIABLE TEMP:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN END PROCESS; END COUNT10_ARC;; 若干片同步计数器组成同步计数链时，就要利用计数控制端CTT、CTP传递进位信号。 ;三、中规模异步计数器;3和G3相关联。;74193功能表; —— 连接成任意模M 的计数器;;; —— 连接成任意模M 的计数器;例8: 用74193设计M=147 计数器。;M = (147)10 =2;三、中规模异步计数器;(1) 触发器A：模2 CPA入QA出 (2) 触发器B、C、D：模5异步计数器。 CPB 入QD ? QB出;;;;例 3：用74290 设计M=10计数器。;CPA;寄存器 移位寄存器; R=0时，表示此信号为低电平时，四个触发器的输出为零，是异步清除。;;欲存入数码1011：;欲存入数码1011，即D1D2D3D4= 1011;;74195功能表;2. 功能;（三）四位双向移位寄存器74194;LIBRARY IEEE USE IEEE.std_logic_1164.all; ENTITY vshiftreg IS PORT (CP，R，DSR,DSL:IN STD_LOGIC; S: STD_LOGIC_VECTOR (2 DOWNTO 0); --FUNCTION SELECT D: STD_LOGIC_VECTOR (7 DOWNTO 0); --DATA IN Q:OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); --DATA OUT END vshiftreg; ARCHITECTURE vshiftreg_arch OF vshiftreg IS SIGNAL IQ: STD_LOGIC_VECTOR (7 DOWNTO 0); BEGIN ; PROCESS(CP,R,IQ) BEGIN IF ( R=‘1’) THEN IQ = ( OTHERS = ‘0’); --异步清除 ELSIF (CP’EVENT AND CP=‘1’) THEN CASE CONV_INTEGER(S) IS WHEN 0 = NULL; --保持 WHEN 1 = IQ =D; --预置 WHEN 2 = IQ = DSR IQ(7 DOWNTO 1); --右移 WHEN 3 = IQ = IQ(6 DOWNTO 0)