《超大规模集成电路设计导论》第9章：系统封装与测试.pptVIP

第九章 系统封装与测试; §1 系统封装;集成电路的封装方法 双列直插式（DIP：Dual In-line Package) 表面安装封装（SMP：Surface Mounted Package） 球型阵列封装（BGA：Ball Grid Array） 芯片尺寸封装（CSP：Chip Scale Package) 晶圆级尺寸封装（WLP：Wafer Level CSP） 裸芯片封装（COB：Chip On Board ） 倒装芯片封装（FC：Flip Chip）; DIP封装结构形式 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。 1965年陶瓷双列直插式DIP和塑料包封结构式DIP 引脚数：6~64， 引脚节距：2.54mm 例：40根I/O引脚塑料双列直插式封装(PDIP)的CPU 芯片面积/封装面积=3×3/15.24×50=1：86 这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。;SMP表面安装封装 1980年出现表面安装器件，包括： 小外型晶体管封装（SOT） 翼型（L型）引线小外型封装（SOP） 丁型引线小外型封装（SOJ） 塑料丁型四边引线片式载体（PLCC） 塑料L型四边引线扁平封装（PQFP） 引线数为：3~300， 引线节距为1.27~0.4mm; BGA球栅阵列封装90年代出现球栅阵列封装，BGA封装特点: I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能； 厚度比QFP减少1/2以上，重量减轻3/4以上; 寄生参数减小，信号传输延迟小，使用频率大大提高; 组装可用共面焊接，可靠性高; BGA封装仍与QFP、PGA一样，占用基板面积过大。　; CSP芯片尺寸封装　 芯片面积/封装面积=1：1.1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式——CSP。 CSP封装具有以下特点:1.满足了LSI芯片引出脚不断增加的需要;2.解决了IC裸芯片不能进行交流参数测试和老化筛选的问题;3.封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。 ;晶圆级尺寸封装WLP WLP可以有效提局封装集成度，是芯片尺寸封装CSP中空间占用最小的一种。 传统封装是以划片后的单个芯片为加工目标，而WLP的处理对象为晶圆，直接在晶圆上进行封装和测试，随后切割成一颗颗己经封装好的的IC，然后在IC生长金属凸点，用倒装技术粘贴到基板或玻璃基底上，最后再装配到PCB上。 ;裸芯片技术（COB ） COB技术：芯片主体和I/O端子在晶体的上方，在焊接时将此裸片用导电、导热胶粘接在PCB上，凝固后用Bonder机将金属丝（Al/Au）在超声、热压的作用下，分别连接在芯片的I/O端子焊区和PCB相应的焊盘上，测试合格后，再封上树脂胶。 与其它封装技术相比，COB技术有以下优点：价格低廉、节约空间、工艺成熟。 缺点：另配焊接机和封装机、封装速度慢、PCB贴片对环境要求更为严格、无法维修。; Flip chip技术：又称为倒装片，与COB相比，芯片结构与I/O端子（锡球）方向朝下，由于I/O引出端分布于整个芯片表面，故在封装密度和处理速度上已达到顶峰。特别是它可以采用类似于SMT技术的手段来加工，是封装技术及高密度安装的方向。90年代，该技术已在多种行业的电子产品中加以推广，特别是用于便携式的通信设备中。 ;二、多芯片模块（MCM）;二维MCM：所有元件安置在一个平面上。 三维MCM：在X-Y平面和Z方向上安置元件，所有元件以叠层的方式被封装在一起。 3-DMCM的特点： 重量更轻 体积更小 更高的组装效率 更高的可靠性 缩短信号延迟时间 降低功耗 减小信号噪声 ;三、片上系统（system on a chip);速度——密度质量因子;MCM与SOC比较; §2 系统测试;测试介绍;简单的测试例子;可测性设计举例;基本概念1：故障和故障模型;基本概念2：测试向量和测试图形;测试仪; 测试的分类： 鉴定测试 生产测试 用户测试 可靠性测试 电学性能测试;鉴定测试：为了鉴定与检验产品在规定环境条件下各种指标是否满足规定要求而进行的测试。 生产测试：新产品定型投产以后在生产线上进行某些项目的测试和检验，其目的是保证出厂产品质量的合格性和监督生产工艺的稳定程度。 （1）园片测试（管芯测试、初测） （2）成品测试（成测、末测）;用户测试