基于FPGA的数字电子时钟设计说明.docxVIP

摘要 本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数 显示功能，以24小时循环计数；具有校对功能以及整点报时功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段 设计文件，采用自顶向下的设计方法，由各个基本模块共同构建了一个 基于FPGA的数字钟。 系统主芯片采用EP1K100QC208-3,由时钟模块、控制模块、计时模 块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程 序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、 分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。 目录 TOC \o 1-5 \h \z \o Current Document 绪论 1 \o Current Document 1.1选题背景 1 1.1.1课题相关技术的发展 2 1.2课题研究的必要性 2 \o Current Document 1.2课题研究的容 3 \o Current Document FPGA简介 4 \o Current Document 1 FPGA 概述 4 \o Current Document FPGA基本结构 4 \o Current Document FPGA系统设计流程 7 \o Current Document FPGA开发编程原理 8 \o Current D