项目触发器的运用.docxVIP

最新 精品 Word 欢迎下载 可修改 项目：触发器的运用 一．教学准备及课程引入 1．知识目标、能力目标 知识目标:熟悉集成触发器和门电路的逻辑功能及其使用方法 能力目标:熟悉集成触发器和门电路的应用;熟悉智力竞赛抢赛器的工作原理;进一步学习把一个实际问题归纳为一个逻辑函数的方法;了解简单数字系统实验、调试及故障排除方法 2、实验项目器材（设备） 1．＋5V直流电源 2．逻辑电平开关 3．逻辑电平显示器 4．直流数字电压表 5．74LS00 74LS20 74LS86 74LS04 74LS54 74LS74 3．拟采用的教学方法与手段 多媒体与现场演示相结合、教学做一体化、学生研究学习、学生协作学习 二．项目任务下达 2．1项目任务 1．项目任务及要求 用集成JK(D)触发器和其他逻辑门设计一个四人智力竞赛抢答装置线 路，用以判断抢答优先权。 2．仪器、材料（或：设备、材料） 1．＋5V直流电源 2．逻辑电平开关 3．逻辑电平显示器 4．直流数字电压表 5．74LS00 74LS20 74LS86 74LS04 74LS54 74LS74 3．参考资料 实用电工电子技术实验实训教程 2．2情景导入 抢答开始时，清除信号，按下复位开关，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时通过与非门送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止 2．3设备介绍 1．JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号见附录。 JK触发器的状态方程为:　　Qn+1 ＝Jn＋Qn J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与 为两个互补输出端。通常把 Q＝0、＝1的状态定为触发器“0”状态；而把Q＝1，＝0定为“1”状态。下降沿触发JK触发器的功能如表4 表4-9-1 输 入 输 出 D D CP J K Qn+1 n+1 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × φ φ 1 1 ↓ 0 0 Qn n 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 n Qn 1 1 ↑ × × Qn n 注：×— 任意态　 ↓— 高到低电平跳变 ↑— 低到高电平跳变 Qn（n ）— 现态 Qn+1（n+1 ）— 次态 φ— 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 2、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1＝Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。74LS74双D触发器的引脚排列及逻辑符号见附录。功能如表4-9-2 　 表4-9-2 　 　 输 入 输 出 D D CP D Qn＋1 n＋1 0 1 × × 1 0 1 0 × × 0 1 0 0 × × φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × Qn n 三．实现任务的主要知识点 1．了解JK(D)触发器的管脚名称及管脚排列顺序 2.认识JK(D)触发器的逻辑功能及各管脚的逻辑状态. 四、项目的实现 分组协作学习，各组在项目组长的组织下，研究确定本组练习的项目，针对本组练习项目开展研究讨论、分工协作，共同完成项目的分析、设计、调试等工作。进一步巩固JK(D)触发器的使用方法。 1. 分组进行抢答器的设计 2. 指导并解答学生提问 指导并检查学生所设计的电路,让学生对其所设计的电路加以模拟说明,不正确的地方用提问的方式引导学生. 五．教学考核评价 （说明：评分标准、含教学管理；以下的教学考核表可参考。） 实验（实训）教学考核评价表 考核项目 考核要求及评分标准 百分比 得分 人员及