(完整)技术开发合同样本.docx

(完整)技术开发合同样本 合同登记编号：技术开发合同工程名称：**********托付人：北京***电子科技有限公司〔甲方〕讨论开发人：北京大学〔乙方〕签订地点：北京市海淀区签订日期：2009 年7月25日有效期限：2010 年7月25日至2010 年12月24日北京技术市场管理办公室注：本合同书标有※号的条款请按填写说明填写印花税票粘贴处附件1：**********技术协议1 概述时间和频率是倒数关系，频差的测量可以转换为相位差的测量值，而且加大测量的采样周期可以得到更准确的频差，但这是平均频差。在实际的高精度时频测量和掌握系统中，采样间隔太大测量得到的平均频差是没有意义的，在此状态下测得的频差与当时实际的频差是有差异的。因此在系统的设计中采纳较高辨别率的相位测量单元是非常必要的，这样可以在较短的采样时间内测量得到更高的频差测量精度，也就是说时间间隔测量精度挺直打算了最终频率精确度测量结果。本系统采纳双内插时间间隔计数技术，设计了TDC〔Time to Digital Converter〕专用芯片协作FPGA实现TIC的方案，可以到达1ns的测量精度。下列图是高辨别率时间间隔测量模块的原理框图〔图略〕高精度时间间隔测量原理框图本地发送和接收的两个1pps信号通过同轴电缆输入时间间隔测量系统，经过阻抗匹配与信号隔离电路之后进入两路高速比拟器。两路高速比拟器获得差分ECL电平的START和STOP 脉冲同时送入FPGA和专用TDC芯片。在FPGA内部采纳双内插时间间隔计数法准确测量时间间隔，下列图是双内插计数法的时序图〔图略〕双内插计数法时序图STARTA上跳沿与STOPA上跳沿之间是待测量的时间间隔T，将STARTA与STOPA异或可以得到主计数器的计数使能区间。主计数器时间段的前后两个不大于主计数器时钟周期的时间区间分别送入两路TDC做准确时间量化，量化值分别为NA和NB，量化步长分别为A和B。主计数器时钟周期为T0，计数结果为NC。START和STOP脉冲与参考时钟的第一个上升沿之间的待量化时间间隔送入专用TDC芯片测量TDC芯片的作用是测量START和STOP脉冲与第一个参考时钟上升沿之间的时间间隔，两次测量可以时分复用同一个TDC通道，由FPGA给出掌握信号选通两路高速比拟器即可以实现复用。FPGA内部实现双内插器、主计数器以及其他一些外围电路接口。主计数器以参考时钟计数并将计数结果送入双口RAM，之后中断CPU，由CPU到预定地址读取主计数器结果。CPU主要完成对整个系统的掌握功能、时间测量值的计算和测量数据的后续处理工作，包括通过FPGA调整DAC的输出电平；将测量数据通过串口输出等功能。2 主要技术指标2.1测量精度时间间隔测量测量精度：1ns2.2 10MHz频率标准精度10路，SMA，50Ω，正弦波，电平≥500mV〔有效值〕；〔电缆材质优于SYV50-5时传输100米0dB〕精确度：≤1E-12〔24小时平均精确度，开机48小时以后，GPS锁定状态〕≤5E-12(取样≥10s)保持精度：≤5E-12〔开机48小时以后，GPS断开，保持24小时内〕稳定度：≤1E-10(10ms)≤1E-11(100ms)≤3E-12(1s)≤3E-12(10s)≤5E-12(100s)相位噪声：≤-125 dBc/10Hz≤-135 dBc/100Hz≤-140 dBc/1kHz≤-155 dBc/10kHz2.3 时间标准信号2.3.1 IRIG-B(DC)码〔符合GJB-2242-94〕1路，SMA，单端同步精度：50ns〔RMS〕2.3.2 ASCⅡ时间码接口：RJ45 RS232电平码速率：9.6 kbps星历数据、监控数据〔包括掌握方式、GPS状态、网络效劳器状态、时码产生单元状态、设备综合状态〕输出2.3.3 1PPS采样脉冲信号4路，SMA，TTL电平〔输出阻抗≥50Ω〕相对同步精度：50ns〔RMS〕〔GPS同步〕2.3.4 IEEE1588 网络协议：1路，RJ-45，10/100自适应以太网接口时钟参考形式，一级网络时间效劳器局域网直连方式：±50ns ,统计值10ns;交换机连接方式：±210ns,统计值35ns路由器连接方式：±25us，统计值150ns具有定时校时〔可设置〕和手动校时的功能；可供应客户端软件，支持Windows 2000 Server和Windows 2003 Server操作系统。2.3.5时间、位置信息1路，DB-9 female， RS232电平，9600-N-8-1GPSTOD时间、位置信息(NMEA 0183语句)3 工作原理