数字计时器的设计.pdfVIP

数字计时器的设计 摘要： 本系统由石英晶体振荡器、分频器、计数器、译码器、 LED 显示 器和校分电路组成，采用了中小规模集成芯片。总体方案设计由主体电 路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩 展电路完成数字计时器的扩展功能，进行了各单元设计，总体调试。多 功能数字计时器可以完成 0 分 00 秒-9 分 59 秒的计时功能， 并在控制电 路的作用下具有开机清零、快速校分、整点报时功能。 关键词： 石英晶振器；分频器；计数器；译码器； LED 显示器 1 设计电路的内容和功能要求 1.1 设计内容简介 综合运用所学的数字逻辑电路和系统设计的知识，学会在单元电路 的基础上进行小型数字系统的设计，提高自己选择器件及解决实际问题 的能力。 要求设计一个数字计时器，可以完成 0 分 00 秒~9 分 59 秒的计时 功能且计时准确，并在控制电路的作用下具有开机清零、快速校分、整 点报时的功能。 1.2 设计功能要求 （1） 设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提 供驱动蜂鸣器发声的脉冲信号； （2 ） 设计计时和显示电路， 完成 0 分 00 秒~9 分 59 秒的计时和显 示功能； （3 ） 设计清零电路，具有开机自动清零的功能，并在任何时候，按 -1- 动清零开关，就可以实现计时器清零； （4 ） 设计校分电路，在任何时候，按下校分开关，可以进行快速校 分； （5 ） 设计报时电路，使数字计时器从 9 分 53 秒开始报时，每隔二 秒发一声，共发三声低音，一声高音；即 9 分 53 秒、 9 分 55 秒、 9 分 57 秒发低音（频率 1KHz ）,9 分 59 秒发高音（频率 2KHz ）； （6 ） 系统级联调试，将上述电路进行级联完成计时器的所有功能； （7 ） 可增加数字计时器的附加功能，例如数字计时器定时功能、秒 表功能、报整点时数功能等。 2 设计电路原理框图 图 2-1 原理框图 3 电路工作原理及逻辑原理图 3.1 工作原理 数字计时器是由脉冲发生电路、计时和显示电路、清零电路、校分 -2- 电路和报时电路和其它附加电路等几部分组成的，电路由振荡器、分频 器、计数器、译码器、显示器等元件构成，可以分为。振荡器产生的脉 冲信号经过分频器分频作用后为秒脉冲，秒脉冲送入计数器，计数器计 数并且通过“时”、“分”、“秒”译码器显示时间。校分电路实现对“分” 上数值的控制，而不受秒十位是否进位的影响，报时电路通过 1kHz 或 2kHz 的信号和要报时的时间信号进行 “与”的运算来实现的定点报时的。 3.2 整体电路逻辑图 图 3-1 整体逻辑图 4 各单元电路原理及逻辑设计 4.1 脉冲发生电路 VCC U13