实验8逻辑模拟和数模混合模拟.docVIP

实验报告 实验中心 电子信息技术实验教学中心 专业年级 2015级电子信息科学与技术 实验课程 电子电路CAD 姓 名 实验名称 实验8 逻辑模拟和数模混合模拟 学 号 提交日期 2018.5.7 成 绩 、实验目的 1、 使学生理解逻辑模拟的涵义； 2、 使学生掌握逻辑模拟激励信号的设置方法; 3、 掌握逻辑模拟和数模混合模拟的方法。 二、实验内容 1、如图1所示电路为1位数值比较器，绘制电路。自己设定输入信号 A、B,仿真出F1、 F2、F3的波形，并分析输入信号与输出信号的关系。 7400 图1数值比较器 Tibs Domain CTiransi* ▼IIIH|jeixejral Sett ing Tibs Domain CTiransi* ▼ IIIH|jeixejral Sett ing：s ■ Mcpitte C airlo/WorE t P^rmetric Sweep Timp*r (S^e t; Save B丄也唱 Point Lead Qi as Pio m￡ Savt Chwvk Poiifctz w~ UptiWLS Simulation Settings - hj Gttn?ral AjiilyEi CceiEi Filts Qjhi qus Coll?cti4n Fr?^t Window Run k time: 500us aeccnds [TSTOP] 口saving data alter: 0 seconds Trarisierbt M^xinoum step size: 0.5us ^scondt □ Skip the initial transient bias port calculation (SKIPBP) Output Fie Options...Run in resume mod* Output Fie Options... 确走 取涓 图2参数设置 Clock Attributes [ S3 | Name： EJ Specify by 厂 Fiequercv and cjcile ? Period ^nd on hme Period (sec] |60us □n tirrw (sec) 30us Initial value 0 二| Time delay (sac) 0 □K Cancel App^i 图3时钟信号参数设置 加 UMu IMg INv mil 阪 41 hs 畑 Wu rh 图4输入波形和输出波形 2、输入信号与输出信号的关系 严1 十丘?卢2三川尸3=石一冬 A B F1 F2 F3 0 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 1 图5真值表 Q[3:0]Q3Impleme ntati on = CLR Q[3:0] Q3 Impleme ntati on = CLR 图5移位寄存器 图6参数设置 Clock Attributes S3 F F Clock Attributes E3 Name: D S pecifv 加： *■ Frequency ^nd dui^i cycle 〔 Period ahd On tinne N^n*e; ULK Specify bp: a Frequency and duty cycle 「Period and on time Frequency |Hz| 16k Fnecjuericy [Hz] |6k Duty cycle 10.5 Imtial value 0 彳 Duty cvcle |0.5 Initial value ||2)〒 | Time ddqp (sec) [0 lime dekpfsec) |0 □K. | Cancel Apply | □K Cancel | Apply | 图7时钟信号参数设置 输入信号：D, CLK的频率分别为16Khz、6Khz Tie 图8电路输入输出波形 由图8仿真结果分析：有清除功能，并行输出寄存器。 CLK移位时钟脉冲。 电路的输入输出波形，当清零信号CLR为低电平时，无论CLK处于何种状态电路输出都为 0。 CLK上升沿到来时，将 D的值赋给Q1,Q0= 三、实验总结 经过本次的实验，了解了逻辑模拟电路的分析，时钟信号参数设置，仿真类型为瞬态分析。 从频率角度设置时钟信号波形’Frequency （频率）‘ Duty cycle （占空比）。运行时间也 要设置好，由频率得出。看时钟信号波形，写出真值表，了解这是什么功能。对于 CLR将带 有笔形的光标在波形中添加上升或下降沿的时间处点一下， 就会出现电平的变化。 遇到的问 题是对于波形不太会分析，最后查资料得出结论，比较器 尺1 = ￡ +序，|尸2二討 F3 = A -虽，移位寄存器有