FPGA#47;CPLD硬件设计开发.pptxVIP

下载本文档

5
0
约1.13千字
约 44页
2021-10-09 发布于河南
举报
版权申诉

FPGA#47;CPLD硬件设计开发.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

7;用FPGA/CPLD的EDA开发流程:;用户板电路设计;在实际应用中， Altera公司的器件一般采用ByteBlaster并行下载方，因为这种下载方式既方便，速度又快。 Altera 的 ByteBlaster 并行下载电缆的一端为25 芯接口，可以与计算机上的25芯并口相连，另一端为10芯接口，与含有目标器件的电路板相连。;J盘女么是JTAG? ? JTAG（Joint Test Action Group:联合测试行动小组）是一种国际标准测试协议IEEE 1149.1兼容。 ?主要用于芯片内部测试仿真。现在多数的高级器件都支持 JTAG协议，如DSP、FPGA器件等。 ?标准的JTAG接口是4线：TMS、TCK、TDk TDO,分别为模式选择、时钟、数据输入和数据输出线。;0.425Typ;;Byteblaster II下载线;Byteblaster MV下载线;Byteblaster MV下载线;FLEX10KE;二、CPLD的编程方案;l.CPL D的JTAG方式编程;CPLD的茅芯片编程;:FLd的isp方式编程;LATTICE的isp下载方式 isp -IN-SYSTEM-PROGRAMMERBALE;编程时连线;ISP状态机共有三个状态:;Jsf场推提高设计和应用的灵活性;三v FPGA的配置方案;坦;FPGA配置 PC机—?配置适配电路_^皿配置端口配置器件配置端口 FPGA \ 或配置电路 \ 专用FLASH 配賞端口配置器件;并行口配置FPGA;vcc;FLEX、ACEX、APEX等系歹U FPGA器件配置连线图;___ 用专用配置器件配置FPGA;缺点： 1、芯片价格高。 2、只能一次编程。 3、可配置的FPGA规模小，不能用于SOPC系统配置。 4、无法用于实时多任务重配置;WIR;方案3: PS端I」E平方专用器件配置;方案4: AS端n FLASH专用器件配置;方案5: PS端M单片机软件方式配置;对FPGA进行配置;使用单片机配置FPGA;单片机使用PPS模式配置时序;用89C52进行配置;方案6: PS端IJASIC/CPLD硬件高速配置方案;? .?r;FPGA的配置和重配置(RECONFIGURATION);硬核IP或嵌入式硬件模块（如EAB）调用图示;ALTERA HARDCOPY ASIC设计流程;PC 机—A;四、FPGA/CPLD芯片应用电路设计;100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76;1!